搜索: UL - 畅学电子网

[ 话题 ] 用插值查找表实现FPGA的DSP功能(1)

我们是否能够提供一款其功能可满足客户所有独特设计要求的DSP内核。有时候内核会太大，太小或者不够快。有时，我们会开发一款能确切满足客户需求的内核，并迅速以CORE Generato...

来自 FPGA|by 银火虫 |发表时间 2016-06-03 |0个回复

[ 话题 ] 总结FPGA设计实用经验

1、状态机的问题，尽量不要写出太大的状态机，宁愿用一些小型的状态机来相互关联。 2、推荐大家使用timequest来做时序约束，好处是，它可能对你的时序约束和你的设计对照做分析，...

来自 FPGA|by 银火虫 |发表时间 2016-06-12 |0个回复

[ 话题 ] 基于FPGA的跨时钟域信号处理——同步设计的重要

从这个模块要实现的功能说起吧，如图1所示，实现的功能其实很简单的，就是一个频率计，只不过FPGA除了脉冲采集进行计数外，还要响应CPU的控制。图1 功能模块

来自 FPGA|by 银火虫 |发表时间 2016-06-13 |0个回复

[ 话题 ] FPGA常犯错误集锦

1) QuartusII对代码进行时序仿真时出现Error: Can't continue timing simULation because delay annotation i...

来自 FPGA|by 银火虫 |发表时间 2016-06-23 |0个回复

[ 话题 ] Verilog语言modULe调用变量

如何在一个modULe中调用另一个modULe中的reg变量，是否可以调用wire变量？

来自 FPGA|by 一见钟情 |发表时间 2016-09-06 |1个回复

[ 话题 ] FPGA平台实现最小开关损耗的SVPWM算法

引言脉冲调制技术（PWM）已被广泛应用于逆变器的设计当中，电压空间矢量调制技术(SVPWM)与SPWM相比，直流电压利用率提高了（15.4%），且利于数字化实现［19］。本文介...

来自 FPGA|by 粽子糖果 |发表时间 2016-09-19 |0个回复

[ 话题 ] 在Quartus II中调用Modelsim联合仿真

一．在quartus中新建工程后，点击工具栏里的Tools，在下拉菜单中选取Options，弹出对话框，在对话框里选择EDA Tool Options，然后在右侧的Modelsim...

来自 FPGA|by 粽子糖果 |发表时间 2016-09-21 |0个回复

[ 话题 ] quartus与Modelsim 联合仿真时自动退出

quartus II 11与Modelsim 6.6d联合仿真时，每次一点仿真进入Modelsim 都提示"no design loaded",...

来自 FPGA|by 粽子糖果 |发表时间 2016-09-29 |1个回复

[ 话题 ] 一个变量只能在一个always中赋值

对按键计数，编译不通过！！modULe dc_counter(rstn,up,down,dout);input ...

来自 FPGA|by 粽子糖果 |发表时间 2016-09-30 |1个回复

[ 话题 ] 拉普拉斯算子的FPGA实现方法

引言在图像处理系统中常需要对图像进行预处理。由于图像处理的数据量大，对于实时性要求高的系统，采用软件实现通常难以满足实时性的要求。Altera的QuartusⅡ作为一种可编程...

来自 FPGA|by 粽子糖果 |发表时间 2016-10-12 |0个回复

[ 话题 ] 开发工程师的FPGA学习心得

从大学时代第一次接触FPGA至今已有10多年的时间，至今记得当初第一次在EDA实验平台上完成数字秒表、抢答器、密码锁等实验时那个兴奋劲。当时由于没有接触到HDL硬件描述语言，设计都...

来自 FPGA|by 一见钟情 |发表时间 2016-10-17 |0个回复

[ 话题 ] FPGA开发经验工程师谈设计技巧

我们先谈一下FPGA基本知识： 1、硬件设计基本原则 FPGA(Field-Programmable Gate Array)，即现场可编程门阵列，它是在PAL、GAL、CPLD...

来自 FPGA|by 粽子糖果 |发表时间 2016-11-09 |0个回复

[ 话题 ] FPGA&CPLD学习心得

1.硬件设计基本原则 1)速度与面积平衡和互换原则：一个设计如果时序余量较大，所能跑的频率远高于设计要求，能可以通过模块复用来减少整个设计消耗的芯片面积，这就是用速度优势换面...

来自 FPGA|by 粽子糖果 |发表时间 2017-08-28 |0个回复

[ 话题 ] FPGA & Verilog开发经验

1. wire与reg之外的数据类型不要在verilog代码中出现。 2. assign(组合逻辑)与always之外的语句不要在verilog代码中出现。 3. 一个modu...

来自 FPGA|by 粽子糖果 |发表时间 2017-09-08 |0个回复

[ 话题 ] PCB草图布线器：在更短时间内实现优质布线

与手动布线相比，自动布线的主要优势在于速度。但是，纯自动布线也有问题。时间证明，对于成功布线环境而言，用户控制、质量和性能都是必需的。大多数自动布线器都非常快速，但若质量不好，结果...

来自 EDA学习交流|by 银火虫 |发表时间 2016-06-03 |0个回复

[ 话题 ] AD转换设计中的基本问题整理

看到一片关于AD转换设计中的基本问题整理博文，特地转载过来和大家共分享。了解数据转换器错误及参数 1.如何选择高速模数转换之前的信号调理器件;如何解决多路模数转换的同步问题?...

来自 EDA学习交流|by 银火虫 |发表时间 2016-06-07 |0个回复

[ 话题 ] 选择PCB元件的六大技巧

最佳PCB设计方法：在基于元件封装选择PCB元件时需要考虑的六件事。本文中的所有例子都是用MULtisim设计环境开发的，不过即使使用不同的EDA工具，同样的概念仍然适用。

来自 EDA学习交流|by 银火虫 |发表时间 2016-06-15 |0个回复

[ 话题 ] 将PCB原理图传递到版图设计的六大技巧

PCB最佳设计方法：将PCB原理图传递给版图（layout）设计时需要考虑的六件事。本文中提到的所有例子都是用MULtisim设计环境开发的，不过在使用不同的EDA工...

来自 EDA学习交流|by 银火虫 |发表时间 2016-06-24 |0个回复

[ 话题 ] SDK– 如何减小Microblaze的代码体积

在FPGA中使用软核做嵌入式开发，有时我们会非常在意其编译后的代码体积大小，毕竟通常情况下，Microblaze都不是直接运行在DDR当中，而是运行在FPGA内部的LocalBRA...

来自 EDA学习交流|by 一见钟情 |发表时间 2016-09-09 |0个回复

[ 话题 ] 你中枪了吗？PCB中常见错误大全

一、原理图常见错误（1）ERC报告管脚没有接入信号：a. 创建封装时给管脚定义了I/O属性；b.创建元件或放置元件时修改了不一致的grid属性，管脚与线没有连上；c. 创建元件时p...

来自 EDA学习交流|by 一见钟情 |发表时间 2016-09-20 |0个回复