搜索: 改 - 畅学电子网

[ 话题 ] MSP430程序升级方式探讨

对MSP430系列单片机进行编程的方式有以下三种：利用JTAG接口，利用BSL固件和利用用户自定义的升级固件。由于利用自定义升级固件进行程序升级的方式比较灵活，并且用途广泛，本文将...

来自 MSP430|by 永不止步步 |发表时间 2017-03-09 |0个回复

[ 话题 ] DS18B20初始化失败，用MSP430F149

【问题描述】刚开始学习MSP430单片机，参考网上修改的程序， DS18B20总是初始化失败，端口读入的值总是FFFF。延时用示波器测的，满足500，改为600US也不好用，请教各...

来自 MSP430|by 永不止步步 |发表时间 2017-03-14 |0个回复

[ 话题 ] 430板子，并口仿真器下载可以，USB JTAG下载不行

【问题描述】做的MSP430F149板子，外部电源与下载口VCC相连，用并口仿真器下载很顺利，用USB仿真器一直报错，无法完成下载，开发环境使用IAR kickstart。【答复】...

来自 MSP430|by 永不止步步 |发表时间 2017-03-15 |0个回复

[ 话题 ] MSP430仿真器安装驱动提示INF找不到所需的段落

在安装msp430仿真器lsd-fet430uif的usb驱动程序时,出现问题，在inf中找不到所需段落，解决方法如下： 1.打开widows文件下setupapi....

来自 MSP430|by 永不止步步 |发表时间 2017-03-17 |0个回复

[ 话题 ] MSP430F4250 AD解读

1.关于MSP430F4250： 2.关于MSP430F4250 AD：参考MSP430X4XXFamily User’s Guide: 关于16位AD采样...

来自 MSP430|by 永不止步步 |发表时间 2017-04-18 |0个回复

[ 话题 ] MSP430F4xxx小RAM堆栈溢出

前几天一个大学同学在线问我他最近搞项目开发时遇到的一个问题，跟他聊了聊。他最近在搞水表的计量开发，采用的平台是MSP430F4...

来自 MSP430|by 粽子糖果 |发表时间 2017-09-09 |0个回复

[ 话题 ] MSP430代码的C语言编程技巧

需要注意的事项如下： 1) 通常在满足运算需求的前提下，尽量选择为变量定义字节少的数据类型。比如最常用的int和char，int是16位的，char是8位的，如果没有必要，不...

来自 MSP430|by 粽子糖果 |发表时间 2017-11-02 |0个回复

[ 话题 ] 毕业设计准备篇-开题报告的撰写方法

一、开题报告的含义与作用　　开题报告，就是当课题方向确定之后，课题负责人在调查研究的基础...

来自毕业设计|by 期待 |发表时间 2015-09-17 |0个回复

[ 话题 ] 教你28招，让你在社交，职场上人人对你刮目相

1.长相不令人讨厌，如果长得不好，就让自己有才气；如果才气也没有，那就总是微笑。 2.气质是关键。如果时尚学不好，宁愿纯朴。 3.与...

来自电子工程师俱乐部|by 永不止步步 |发表时间 2013-12-31 |0个回复

[ 话题 ] 技术帖：青年学子的出路与FPGA芯片应用开发

题外话：总感觉“年轻人”在字面上不准确，本人更喜欢用“年青人” 同时又感觉“青年人”的现实处境很诡异，...

来自 FPGA讨论组|by 永不止步步 |发表时间 2013-12-31 |0个回复

[ 话题 ] 都是IO弱上拉惹的祸

开发的一款液晶驱动器，接收MCU过来的指令和数据进行图像显示。使用了一片可编程（带使能和PWM调节控制）的背光芯片。在CPLD设计中，上电复位状态将背光使能拉低（关闭），直到MCU...

来自 FPGA讨论组|by 永不止步步 |发表时间 2015-09-17 |5个回复

[ 话题 ] 被忽略的硬件常识

在《都是IO弱上拉惹的祸》文中，提及了Altera的CPLD在初始化时管脚通常会处于弱上拉状态。在实际示波器采样来看，就表现在上电初期IO脚会有一个短暂（当时是持续大约几百us）的...

来自 FPGA讨论组|by 永不止步步 |发表时间 2015-09-17 |4个回复

[ 话题 ] verilog中task的用法

task在综合的时候不能带有时序控制，它里面的变量都是局部变量，如果想用task持续的改变一个变量，需要在他的外部定义一个全局变量。例如：

来自 FPGA讨论组|by 永不止步步 |发表时间 2015-10-28 |0个回复

[ 话题 ] Spartan6老配置电路的新问题

我以前做了一块Spartan6LX45的开发板，配置电路如下图，由于产品化的需要将开发板精简，只是对M0和M1的连接做了修改，以前使用跳线选择，方法和xilinx的SP601、sp...

来自 FPGA讨论组|by 永不止步步 |发表时间 2015-10-31 |5个回复

[ 话题 ] 关于FPGA设计数字信号处理电路的心得

FPGA使用的越来越广泛，除了可用于设计控制电路以为，数字信号处理电路更是FPGA的强项和难点。个人可以说才刚刚入门FPGA设计，也做过一些数字信号处理方面的电路设计，记录下个人心...

来自 FPGA讨论组|by 永不止步步 |发表时间 2015-11-04 |0个回复

[ 话题 ] ISE中VHDL test bench模板的错误及修改

Xilinx的FPGA设计有一套自己的开发工具——ISE。ISE功能强大，其中最重要一个就是它里面自带了大量的程序模板，使得设计人员不需要自己手动敲一些重复...

来自 FPGA讨论组|by 永不止步步 |发表时间 2015-11-04 |0个回复

[ 话题 ] 由FPGA配置PHY芯片弄出的问题

背景：用FPGA扩展5个100M以太网，5片PHY的MDC和MDIO并联在一起，读PHY的ID号错误。 1.电源，时钟都正常，原理图没有复位信号，飞线到FPGA软件复...

来自 FPGA讨论组|by 永不止步步 |发表时间 2015-11-06 |0个回复

[ 话题 ] FPGA外挂SDRAM调试遇到的两个问题

第一个问题是，SDRAM上电后默认存储的是什么数据？随机数据吗？通过实验似乎是随机数据，如下图所示但是在调试的时候发现一个比较有趣的问题是，当电路板掉电后重...

来自 FPGA讨论组|by 永不止步步 |发表时间 2016-02-23 |0个回复

[ 话题 ] FPGA的AD采集、USB传输、Labview上位机显示

所需软件：Quartus/ISE、EZ-USB_devtools、Labview与VISA驱动步骤： 1，安装Quartus/ISE、EZ-USB_devtools、Labv...

来自 FPGA讨论组|by 永不止步步 |发表时间 2016-12-15 |0个回复

[ 话题 ] FPGA中IP Core受限的及破解

用记事本的方法打开C盘的license.dat文件把里面用红线圈着的内容复制，在后面粘贴，并进行如下操作: 把刚粘贴的中的红线位置的00A2改为你所需要用的IP核的ID号...

来自 FPGA讨论组|by 永不止步步 |发表时间 2017-01-19 |0个回复