搜索: 数据延时 - 畅学电子网

文章资料视频课程课时学习计划项目话题小组用户

[ 话题 ] 1553B总线控制器BU-61580使用经验点滴

1、BU-61580有“缓冲”和“透明”2种存储模式，前者使用BU-61580内部4Kx16bit缓冲区，后者使用外部RAM作为数据...

来自从起点开始学单片机|by 永不止步步 |发表时间 2015-11-03 |0个回复
[ 话题 ] quartus_ii_常见的19个错误、28个警告

(一)Quartus警告解析　 1.Found clock-sensitive change during activeclock edge at time<tim...

来自 FPGA讨论组|by 永不止步步 |发表时间 2017-03-23 |0个回复
[ 话题 ] 串口,I2C总线,EEPROM及液晶驱动的时间冲突问题

或许是我的构思一开始就是错误的，串口的接受速度远大于数据的存取和液晶的驱动的时间总和。从电脑传过去的字符总是会漏掉好多，如今只能写入一个字节的数据。真是猪脑子，浪费了半天时间。 ...

来自课设毕设-显示类|by 永不止步步 |发表时间 2016-11-16 |0个回复
[ 话题 ] FPGA常犯错误集锦

1) QuartusII对代码进行时序仿真时出现Error: Can't continue timing simulation because delay annotation i...

来自 FPGA|by 银火虫 |发表时间 2016-06-23 |0个回复
[ 话题 ] 求教关于FPGA进行采样时，时钟与数据不同步的问题

上图是我的系统结构，FPGA使用AD产生的120M差分时钟作为时钟，通过一个DCM生成120M,240M的时钟，使用DCM生成的时钟作为AD采样时钟来采样并行14bit差分数据...

来自 FPGA|by 粽子糖果 |发表时间 2016-08-31 |1个回复