搜索: 时序 - 畅学电子网

[ 话题 ] 关于SPI的小问题

以前常直接调用接口函数来使用，但这一次需要自己实现这些硬件的基本程序，发现对于SPI还是没有真正理解。做的过程中遇到了一些小问题，思考并记录下来。 SPI是由发送...

来自从起点开始学单片机|by 永不止步步 |发表时间 2015-09-30 |0个回复

[ 话题 ] 三个方面助你快速读懂单片机时序图

于芯片开发使用来说，时序图是较为核心也较为重要的一个知识点。在厂家给出的芯片数据手册中，时序图也是非常重要的参数细节。开发者拿到一款芯片时，首先需要做的就是阅读其数据手册，对上面的...

来自从起点开始学单片机|by 银火虫 |发表时间 2016-06-12 |0个回复

[ 话题 ] 在实际项目中大家如何处理DS18B20的延时的？

【Q】是使用定时器还是直接就是延时函数延时？如果还要动态刷新数码管，那这个延时怎么处理最好？【A】 1、都是us级别的延时，而且时序比较严格的情况...

来自从起点开始学单片机|by 永不止步步 |发表时间 2016-09-20 |0个回复

[ 话题 ] MSP430程序升级方式探讨

对MSP430系列单片机进行编程的方式有以下三种：利用JTAG接口，利用BSL固件和利用用户自定义的升级固件。由于利用自定义升级固件进行程序升级的方式比较灵活，并且用途广泛，本文将...

来自 MSP430|by 永不止步步 |发表时间 2017-03-09 |0个回复

[ 话题 ] MSP430初学者必看

(1)获取资料购买有关书籍，并到杭州利尔达公司网站和TI网站获取资料，例如，在网上可以找到FET使用指导、MSP430 ...

来自 MSP430|by 粽子糖果 |发表时间 2017-11-02 |0个回复

[ 话题 ] MSP430的特点

a. 强大的处理能力： MSP430系列单片机是一个16位的单片机，采用了精简指令集(RISC)结构，具有丰富的寻址方式(7种源操作数寻址、4种目的操作数寻址)、简洁的27条内...

来自 MSP430|by 粽子糖果 |发表时间 2017-11-02 |0个回复

[ 话题 ] always中的if执行条件的优先级

在一个always语句中，如果出现不同级的优先级判断时，一般大家采用if........else if........else.....等，这种思维通常是软件编程的思想。对于FPG...

来自 FPGA讨论组|by 永不止步步 |发表时间 2015-07-21 |0个回复

[ 话题 ] verilog中task的用法

task在综合的时候不能带有时序控制，它里面的变量都是局部变量，如果想用task持续的改变一个变量，需要在他的外部定义一个全局变量。例如：

来自 FPGA讨论组|by 永不止步步 |发表时间 2015-10-28 |0个回复

[ 话题 ] 关于FPGA设计数字信号处理电路的心得

FPGA使用的越来越广泛，除了可用于设计控制电路以为，数字信号处理电路更是FPGA的强项和难点。个人可以说才刚刚入门FPGA设计，也做过一些数字信号处理方面的电路设计，记录下个人心...

来自 FPGA讨论组|by 永不止步步 |发表时间 2015-11-04 |0个回复

[ 话题 ] Quartus综合有符号数乘加运算的一个问题

昨晚项目调试的时候遇到一个问题：输入IQ交织、有符号的复信号，时序是： iq_data&...

来自 FPGA讨论组|by 永不止步步 |发表时间 2015-11-05 |0个回复

[ 话题 ] 由FPGA配置PHY芯片弄出的问题

背景：用FPGA扩展5个100M以太网，5片PHY的MDC和MDIO并联在一起，读PHY的ID号错误。 1.电源，时钟都正常，原理图没有复位信号，飞线到FPGA软件复...

来自 FPGA讨论组|by 永不止步步 |发表时间 2015-11-06 |0个回复

[ 话题 ] 上升沿和下降沿触发小论

这是刚开始学习FPGA时候，积累的一点资料。具体如下，其实作者强调了在用FPGA做设计的时候，要注意同步设计，盲目的使用信号做时钟，在时序分析上有很大问题，隐含着很大风险。...

来自 FPGA讨论组|by 永不止步步 |发表时间 2016-09-10 |0个回复

[ 话题 ] 系统设计初期如何对FPGA芯片进行选型

目前市场上FPGA型号种类越来越多，价格也相差很大，一个项目选择的FPGA是不是合适，不仅影响到项目成本，甚至有时候可以决定项目的成败。那么如何在项目初期进行FPGA选择呢？我们需...

来自 FPGA讨论组|by 永不止步步 |发表时间 2017-03-09 |0个回复

[ 话题 ] FPGA面试宝典

这段时间去面试了几家公司，发现比较大的公司相对于重视基础问题。这里边又有几个问题特别的突出。他们是：同步时钟设计、亚稳态、异步FIFO。可以说，这些个问题要是弄清楚了，就至少满足了...

来自 FPGA讨论组|by 永不止步步 |发表时间 2017-03-18 |0个回复

[ 话题 ] quartus_ii_常见的19个错误、28个警告

(一)Quartus警告解析　 1.Found clock-sensitive change during activeclock edge at time<tim...

来自 FPGA讨论组|by 永不止步步 |发表时间 2017-03-23 |0个回复

[ 话题 ] FPGA设计中的复位设计

几乎每个FPGA设计都离不开复位，但很多工程师都没有真正关心过复位的设计。当你遇到一些奇怪的问题，也许就是由复位不当引起的。对于同步单元，可以选择同步复位、异步复位或者不复位。...

来自 FPGA讨论组|by 永不止步步 |发表时间 2017-04-05 |0个回复

[ 话题 ] Quartus_FPGA遇到的问题

驱动安装 -问题描述 Windows7系统对驱动程序的使用要求有数字签名，否则无法正常使用 -问题解决开机按F8界面，选择禁用驱动程序签名强制时序仿真...

来自 FPGA讨论组|by 永不止步步 |发表时间 2017-04-05 |0个回复

[ 话题 ] verilog语言定义的“寄存器”是否被优化掉的实验

一背景最近在拿FPGA测试ISA总线的时序，同时ISA总线的master是用研华工控机pcm3362。工控机跑的UBUNTU系统，所以总体是在测试Linux环境下，驱动程序通...

来自 FPGA讨论组|by 永不止步步 |发表时间 2017-04-05 |0个回复

[ 话题 ] verilog中的task用法

任务就是一段封装在“task-endtask”之间的程序。任务是通过调用来执行的，而且只有在调用时才执行，如果定义了任务，但是在整个过程中都没有调用它，那么...

来自 FPGA讨论组|by 永不止步步 |发表时间 2017-04-06 |0个回复

[ 话题 ] PCB LAYOUT三种特殊走线技巧

面从直角走线，差分走线，蛇形线三个方面来阐述PCB LAYOUT的走线：一、直角走线(三个方面) 直角走线的对信号的影响就是主要体现在三个方面：一是拐角可以等效为传输线上的容...

来自 Protel99SE|by 银火虫 |发表时间 2016-06-06 |0个回复