-
开发的一款液晶驱动器,接收MCU过来的指令和数据进行图像显示。使用了一片可编程(带使能和PWM调节控制)的背光芯片。在CPLD设计中,上电复位状态将背光使能拉低(关闭),直到MCU...
-
在《都是IO弱上拉惹的祸》文中,提及了Altera的CPLD在初始化时管脚通常会处于弱上拉状态。在实际示波器采样来看,就表现在上电初期IO脚会有一个短暂(当时是持续大约几百us)的...
-
近期项目的板卡焊接回来,开始进行硬件调试。在调试FPGA最小电路能否正常工作的时候,出现了这样一个问题:用JTAG烧写器往FPGA中烧写配置文件的时候,文件可以正常烧写,但是FPG...
-
我用的EPM3128ATC100-10这个芯片,这个芯片输出脚或者输入输出脚默认的上电状态都是高电平,在quartusII里好像不能找到引脚初始状态的设置,我在程序里这样写,感觉方...
-
板子上因为IO口不够用,采用了一个I2C转8路GPIO的芯片PCF8574(tssop20),控制Darlington管MC1413,驱动后端的7个Relay。
控制逻辑简图:
...
-
问题如下:
我用DM642接FLASH芯片Am29LV033C用于BOOT,系统没有用FPGA。因为DM642地址线不够,考虑FLASH高三位地址用DSP的IO来扩,好像只有GP...
-
ISP(In-System Programmable;在线编程)。ISP笼统的说就是在线编程,把单片机焊到电路板上,如果发现程序哪里有不合适的地方,可以直接通过pc进行编程,而不用...
-
问题如下:
我用DM642接FLASH芯片Am29LV033C用于BOOT,系统没有用FPGA。因为DM642地址线不够,考虑FLASH高三位地址用DSP的IO来扩,好像只有GP...
-
这段时间去面试了几家公司,发现比较大的公司相对于重视基础问题。这里边又有几个问题特别的突出。他们是:同步时钟设计、亚稳态、异步FIFO。可以说,这些个问题要是弄清楚了,就至少满足了...
-
在使用chipscope来查看输入时钟时,如果输入时钟是chipscope的采样时钟,那么这个时钟线将显示不了高低变化的电平。因为要看的时钟和采样的时钟同步,采样时钟高,输入时钟高...
-
复位对于FPGA设计很重要,一些很奇怪而找不到原因的问题很有可能是由于复位造成的,本人就因为没理解好复位情况而受困扰几天。
复位信号可以是高电平也可以是低电平复位。并且电路分外部...
-
PCB设计中,接地是抑制噪声和防止干扰的重要措施。根据电路的不同,有不同的接地方法,只有正确的接地才能减少或避免电路间的相互干扰。日常中主要的接地方式有两种:单点接地和多点接地。如...
-
Proteus原理图元器件库详细说明 当你在用Proteus的时候,你是否真的清楚它们的元件库呢?如果你不清楚的话,也许这个对你有点用!!&n...
-
第十七讲 放大电路动态分析(续1)
上节讲动态分析时是在基极电阻上方叠加一个±0...
-
1、使用单电源时,CD4051的VEE可以和GND相连。2、强烈建议A,B,C三路片选端要加上拉电阻。3、CD4051的公共输出端不要加滤波电容(并联到...
-
除了正确进行接地设计、安装,还要正确进行各种不同信号的接地处理。控制系统中,大致有以下几种地线:
(1)数字地:也叫逻辑地,是各种开关量(数字量)信号的零电位。
(2)模拟地:...
-
工作中遇到一个关于电平选择的问题,居然给忘记RS232电平的定义了,当时无法反应上来,回来之后查找资料才了解两者之间的区别,视乎两年多的时间,之前非常熟悉的一些常识也开始淡忘,这个...
-
电源反接,会给电路造成损坏,不过,电源反接是不可避免的。所以,我么就需要给电路中加入保护电路,达到即使接反电源,也不会损坏的目的。
&nbs...
-
集成电路是一种微型电子器件或部件。采用一定的工艺,把一个电路中所需的晶体管、二极管、电阻、电容和电感等元件及布线互连一起,制作在一小块或几...
-
比较器是集成运放非线性应用电路,他常用于各种电子设备中,下面我给大家介绍一下,它将一个模拟量电压信号和一个参考固定电压相比较,在二者幅度相...