搜索: 管脚分配 - 畅学电子网

文章资料视频课程课时学习计划项目话题小组用户

[ 话题 ] PCB设计常见问题104个解答（五）

PCB设计常见问题104个解答续(四)　　91、在高速PCB中，VIA可以减少很大的回流路径，但有的又说情愿弯一下也不要打VIA，应该如何取舍?　　分析...

来自 PCB技术专区|by 111 |发表时间 2013-11-20 |0个回复
[ 话题 ] quartus_ii_常见的19个错误、28个警告

(一)Quartus警告解析　 1.Found clock-sensitive change during activeclock edge at time<tim...

来自 FPGA讨论组|by 永不止步步 |发表时间 2017-03-23 |0个回复
[ 话题 ] Quartus II中FPGA的管脚分配保存方法

一、摘要将Quartus II中FPGA管脚的分配及保存方法做一个汇总。二、管脚分配方法 FPGA 的管脚分配，除了在QII软件中，选择“Assignment...

来自 FPGA讨论组|by 永不止步步 |发表时间 2017-04-06 |0个回复
[ 话题 ] QuartusII用自带波形文件做激励进行功能仿真

主要步骤：1.建立工程new->New project Wizard2.输入verilog文件new->verilog hdl file
来自仿真|by 永不止步步 |发表时间 2017-03-23 |0个回复
[ 话题 ] 如何分配FPGA管脚

在芯片的研发环节，FPGA 验证是其中的重要的组成部分，如何有效的利用 FPGA 的资源，管脚分配也是必须考虑的一个重要问题。一般较好的方法是在综合过程中通过时序的一些约束让对应的...

来自 FPGA|by 银火虫 |发表时间 2016-06-17 |0个回复
[ 话题 ] FPGA常犯错误集锦

1) QuartusII对代码进行时序仿真时出现Error: Can't continue timing simulation because delay annotation i...

来自 FPGA|by 银火虫 |发表时间 2016-06-23 |0个回复