-
本文叙述了剩余电流产生的原因及危害，设计了一套智能型漏电断路器，并给出了硬件结构和软件设计。试验结果表明，该智能断路器质量可靠、性能稳定、完全达到了国家标准的要求。
电气...
-
由于水轮机调速系统调节缓慢，在事故甩负荷后，容易出现不饮许的过电压，所以规定要设置过电压保护。
-
为什么发电机要装设负荷电压其动的过电流保护？为什么这种保护要使用发电机中性点处的电流互感器？
...
-
一、总线：我们知道，一个电路总是由元器件通过电线连接而成的，在模拟电路中，连线并不成为一个问题，因为各器件间一般是串行关系，各器件之间的连线并不很多，但计算机电路却不一...
来自
FPGA|by
银火虫 |发表时间 2016-05-31
|0个回复
-
最近一直在弄一个绘图的上位机，我觉得自己建模思想还不错，但是面向对象思维总是晕的。突然有一天发现，两者居然有这么对共同之处，完全可以相互启...
来自
FPGA|by
银火虫 |发表时间 2016-06-03
|0个回复
-
1.使用TDS3032B和THS710示波器，怎样将一次性随机出现的信号完整地捕捉并存储下来，然后重显分析？ 答：如 果测的所谓随机信号为一个单次信号，那么只要设置与该信...
来自
FPGA|by
银火虫 |发表时间 2016-06-04
|0个回复
-
摘要：本文介绍了一种基于FPGA的多数值分频器的设计，该分频器可以实现占空比及分频系数可调，其分频数值可以是整数、小数和分数。文章给出了使用Altera公司的Cyelon eII系...
来自
FPGA|by
银火虫 |发表时间 2016-06-08
|0个回复
-
1、状态机的问题，尽量不要写出太大的状态机，宁愿用一些小型的状态机来相互关联。
2、推荐大家使用timequest来做时序约束，好处是，它可能对你的时序约束和你的设计对照做分析，...
来自
FPGA|by
银火虫 |发表时间 2016-06-12
|0个回复
-
1) QuartusII对代码进行时序仿真时出现Error: Can't continue timing simulation because delay annotation i...
来自
FPGA|by
银火虫 |发表时间 2016-06-23
|0个回复
-
上图是我的系统结构，FPGA使用AD产生的120M差分时钟作为时钟，通过一个DCM生成120M,240M的时钟，使用DCM生成的时钟作为AD采样时钟来采样并行14bit差分数据...
-
FPGA这个词可能很多人都有所耳闻，尤其是理工科的同学们大多数应该都自愿或被迫被这个词刷屏过。但要真追究起来FPGA到底是个什么东西。很多非相关专业的人都会陷入一脸迷茫。不过说起开...
-
相位匹配时钟分频器
设计人员可使用相位匹配时钟分频器(PMCD)来生成相位匹配的分频输入时钟信号。这与分频时钟的DCM频率综合相似。PMCD还能生成设计中相位匹配但有延迟的时钟信...
-
为什么，是“再说”，因为前面写的有篇博客叫ModelSim难以察觉的问题
废话少说，进入正题：
前些天仿真PLL时，发现PLL没有时钟输出，但是示波器一...
-
一、关于多采样率数字滤波器
很明显从字面意思上可以理解，多采样率嘛，就是有多个采样率呗。前面所说的FIR，IIR滤波器都是只有一个采样频率，是固定不变的采样率，然而有些情况下需要...
-
系统级SSO的形成机制
带FPGA的PCB是一个复杂的系统，可将其分为包含有源电路的晶片部分、带有嵌入式无源器件的支撑走线的封装部分，和为FPGA与外部提供连接的电路板部分。在此...
-
选取一家供应商
你面临的第一个问题当然是供应商和器件的选择。通常供应商决策倾向于你以前接触最多的那家——如果你是一位FPGA初学者当然另当别论了。或许这个...
-
引 言
在图像处理系统中常需要对图像进行预处理。由于图像处理的数据量大，对于实时性要求高的系统，采用软件实现通常难以满足实时性的要求。Altera的QuartusⅡ作为一种可编程...
-
系统级SSO的形成机制
带FPGA的PCB是一个复杂的系统，可将其分为包含有源电路的晶片部分、带有嵌入式无源器件的支撑走线的封装部分，和为FPGA与外部提供连接的电路板部分。在此...
-
从大学时代第一次接触FPGA至今已有10多年的时间，至今记得当初第一次在EDA实验平台上完成数字秒表、抢答器、密码锁等实验时那个兴奋劲。当时由于没有接触到HDL硬件描述语言，设计都...
-
前面的约束、综合、实现都正常通过后1. 执行烧录程序：右键单击“ Configure Target Device" 图标 &nb...
畅学电子
