-
这里只是记录一些日志，难免有些错误，欢迎批评指正。
原因是为了支持NFS作为根文件系统，而在内核配置的时候选择自动配置IP如下：
但是在内核又不能正确的自动配置...
-
这些是关于DSP/BIOS的笔记，注意是针对CCS3.0和DSP/BIOS 5.31的1、新建的platform必须存为platforms.tci而不是帮助文档里说的某个特殊的名字...
-
关于LF2407关键引脚的接法：
VCCP(5)：FLASH编程电压输入引脚，在硬件仿真时必须接5V，在程序下载时可为5V或0V(我有点怀疑)在程序下载完成之后正常运行时，该引脚...
-
最终被搭建成功时，我是有许多感慨的。感慨之一，作为一个学机械出身的电子工程师来学linux和搭建简单的网络应用，遇到的麻烦也是超级多的，但也是着实有趣。感慨之二，我终于又开始写博客...
-
自制AVR高压并行编程器成功,可随意修改熔丝位,能恢复被配置为IO复位引脚！
前阵子手上刚好有几片锁死了的M8，估计连RESET也被禁用了，这些芯片已经无法通过下载线来恢复了。为...
-
一、
error: #18:error: #18: expected a ")"
如果是出现在c文件中, 多半是因为少了一个")",或...
-
#include"iostm8l152c6.h"#include"stdint.h" //这个头文件定义了数据类型，可以使用uint8_t,uint16_t
-
本文续PCB设计常见问题104个解答(三) 变化的信号(例如阶跃信号)沿传输线由A到B传播，传输线C-D上会产生耦合信号，变化的信号一旦结束也就是信号恢复到稳定的直...
-
在绘制原理图和PCB的时候，因为经常变动所以我们会需要常常进行文件保存工作，如果手动保存，可能我们在绘制原理图或PCB文件过于认真忘记保存，或者还没保存就出现电脑当机的现象，导致我...
-
Cadence Allegro 如何关闭铺铜(覆铜)shape的显示和设置shape显示模式–allegro小技巧
Cadence Allegro 画完...
-
当PCB设计通过了最后一轮审核，也得到了所有需要的人的批准，你可能觉得终于大功告成了。但事实上，事情还没没有结束，一个优秀的设计到成为一个产品之前还有最后一步，即使你已经准备好了所...
-
-
尽管现在的EDA工具很强大，但随着PCB尺寸要求越来越小，器件密度越来越高，PCB设计的难度并不小。如何实现PCB高的布通率以及缩短设计时间呢？本文介...
-
节约成本
现象一：这些拉高/拉低的电阻用多大的阻值关系不大，就选个整数5K吧。点评：市场上不存在5K的阻值，最接近的是 4.99K（精度1%），其次是5.1K（精度...
-
一、点击system------>set sheet size便可修改。
二、proteus中电解电容区别正负极的方法：空心的是正极，画斜线的是负极...
-
有时候在不增加PCB走线宽度的情况下提高走线通过的电流，通常是在PCB走线上镀锡（或叫上锡），下面以Protel DXP2004为例讲一下如何对需要上锡的走线处理。
...
-
TopLayer(顶层)画出来的线条是红色，就是一般双面板的上面一层，单面板就用不到这层。
BottomLayer(底层)画出来的线条是蓝色，就是单面板上面的线路这层。
Mid...
-
PCB各层介绍和AltiumDesigner画PCB时的规则设置
好久没画过板了，最近因为毕设，硬件软件全部得自己来，不得不重新打开闲置很久的AltiumDesig...
-
单位换算
1mil = 0.0254 mm
1mm = 39.3701 mil
默认情况下我们更倾向于使用mil单位绘制PCB板。
1 新建工程，...
-
对于Solder Mask Layers 和Paste Mask layers这个两个概念，有很多初学者不太理解这两个层的概念，因为它们的确有一些相似的地方。 Solde...
畅学电子
