摘 要：介绍了一种基于多级滤波器结构、带宽可变的数字下变频设计。通过对数字下变频结构原理的说明和Matlab仿真验证，得到不同带宽下的FIR滤波器系数组；进一步通过Xilinx的FPGA芯片实现了整个数字下变频结构设计。

关键词：软件无线电；数字下变频；多级滤波器；可变带宽

在软件无线电的接收机设计中，数字下变频(DDC)技术是其核心技术之一[1-2]。数字中频软件无线电接收机由模拟预处理、ADC、DDC组成。它的主要功能是将ADC数字化后的高速数字中频信号进行低通滤波和抽取降速，使之成为低速的基带信号。对数字信号完成处理之后，将基带信号送给DSP器件完成FFT运算、解调、解码等功能。

在以往的数字下变频结构设计中，要么是通过增加抽取滤波器的级数来提高数字下变频器的强壮性[3]，要么是通过改变FIR滤波器的结构以降低运算复杂度，进而实现高效的数字下变频器结构[4]，很少在考虑多级滤波器设计的同时，引入多带宽设计的思路来扩展数字下变频器的适用范围。本设计基于Xilinx芯片的开发平台，实现了一种可变带宽的多级滤波器数字下变频结构，该结构已经在许多开发平台中使用，并在部分项目中得到实际应用。

1 DDC的结构原理

数字下变频器的基本工作原理：将AD信号与数控振荡器（NCO）产生的两路正交本地载波信号相乘，然后通过滤波和抽取降低采样速率，最后再由低通滤波器滤除其中的高频分量，最终得到下变频后的基带I/Q信号[5]。一般前两级滤波和抽取采用CIC滤波，最后一级利用FIR滤波器滤除高频分量。典型的DDC基本结构如图1所示[6]，输入的模拟中频信号由ADC采样得到数字中频信号，然后分别与NCO产生的两路正交本振信号相乘，将数字中频搬移至基带。对于混频后的信号，采样速率很高，通过CIC的抽取和滤波达到降低采样速率和滤除杂波的功能，最后通过一个低通滤波器（LPF）过滤高频分量，得到I/Q信号并输出。下面分别对结构框图中各模块的设计加以说明。

1.1 NCO的设计

数控振荡器NCO(Numerically ControlledOscillator)一般可以通过查找表的方法产生两路正余弦波，或者通过坐标旋转数字式计算机（CORDIC）产生。NCO产生的正交本振信号输入到数字混频器，完成与AD采样之后的数字信号混频的功能。本文中采用查找表的方式设计出一款相位精度为32 bit、输出精度为16 bit的NCO。图2所示为基于查找表结构下的NCO设计原理图。

2 仿真验证及硬件实现

如前文所述，设计出完整的数字下变频结构，包括对AD信号的混频、抽取和滤波，最后再通过低通滤波器实现IQ信号的输出。下面首先通过Matlab仿真软件中的FDATool工具对具体的FIR滤波器系数进行设计，然后将整个数字下变频结构在Xilinx的FPGA芯片中加以实现。

2.1 Matlab仿真验证

Matlab的FDATool工具可以根据用户需要设计出满足不同情况需求的滤波器系数[7]。在本设计结构中，需要实现多种带宽，因此对FIR系数进行设计时要考虑到将通带截止频率设计到对应带宽的范围之内，同时阻带截止频率也要设计合理，这样才能保证阻带衰减可以接受。表1给出了3种带宽下的两级CIC滤波器与FIR滤波器抽取倍数的对应关系。

如图5所示为121阶、带宽为1 MHz的Blackman窗函数的FIR滤波器幅频特性图。通过归一化将系数转换为16 bit的整数形式。

进一步，可以通过FDATool继续设置另外两种带宽的FIR滤波器系数组，然后通过Xilinx的IP core generator产生的FIR IP核把系数组加载进去，最终实现完整的滤波器结构。

2.2 硬件实现

本设计中，通过Xilinx的IP核产生出NCO、CIC、FIR模块。AD信号的采样时钟为102.4 MHz，NCO的输出本振为32.4 MHz，两级CIC分别设置为3级和5级，FIR滤波器需要将Matlab仿真的滤波器系数组加入其中。然后通过Verilog硬件编程语言将各个模块组合到一起，实现完整的数字下变频设计。

3 设计结果

综上所述，通过Matlab仿真验证及Xilinx的FPGA硬件实现，成功地设计出一种适用于多带宽情况的数字下变频结构。表2给出了Xilinx的FPGA(xc5vsx95t-1)部分资源使用说明。

图6所示为ModelSim仿真下的DDC各级输出仿真波形图。其中，输入的AD为34 MHz正弦波信号，输出结果为4倍抽取后得到的在1 MHz带宽下的IQ信号波形图。

本文实现了一种可变带宽的多级滤波器设计，带宽范围覆盖了100 kHz、600 kHz、1 MHz 3档。这种结构仅限于对带宽要求不高的信号分析。考虑到实际的信号处理环境，对于调制样式识别中的AM/FM等窄带信号以及卫星信号等带宽在20 MHz以上的宽带信号的分析也十分重要。因此，还可以通过更换资源更丰富的芯片，设计包括宽带在内的多级滤波器数字下变频器，以满足多路带宽的需求。另外，对于DDC处理后的IQ信号，还可以在FPGA芯片中引入FFT结构，将时域信号转换为频域信号，达到减少DSP工作量的目的，这些应用都可以作为后续工作的研究内容。

参考文献

[1] 许若圣，周依林.基于软件无线电的数字下变频器设计[J].电子技术应用，2006，32(4)：123-126.

[2] 杨小牛，楼才义，徐建良.软件无线电原理与应用[M].北京：电子工业出版社，2001.

[3] 申东，罗进文.数字下变频器中多级抽取滤波器的设计与实现[J].兰州交通大学学报，2004，23(4)：71-73.

[4] 高志成，肖先赐.宽带数字下变频的一种高效实现结构[J]. 电子与信息学报，2001，23(3)：255-260.

[5] 宗孔德.多抽样率信号处理[M].北京：清华大学出版社，1996.

[6] 张玉良，吴伟陵，田宝玉.宽带数字下变频器的一种新的实现结构[J].电路与系统学报，2003，8(4)：95-99.

[7] 薛年喜.MATLAB在数字信号处理中的应用[M].北京：清华大学出版社，2003.