Altera在第10代产品线一改在28nm工艺节点的低调，一次又一次重拳出击，抢占市场先机，抢尽老对手的风头。

Altera在6月发布第10代产品路线图（http://blog.chinaaet.com/detail/32967.html）时，对记者一直追问的“采用Intel 14nm三栅极工艺技术的Stratix 10 SoC将采用何种处理器硬核”，三缄其口，发言人只说已有细节，但不方便告诉。

Intel会同意Altera继续延用ARM核吗？业界一直盛传Intel觊觎可编程逻辑市场由来已久，Altera是否可以近水楼台，让Intel开放CPU核呢？这些问题一直困扰着笔者。

10月24日，Altera嵌入式处理器营销资深总监Chris Balough在京揭开了Altera第三代处理器的神秘面纱，Altera Stratix 10 SoC将采用四核64位ARM Cortex-A53。

Cortex-A53是基于ARMv8架构的Cortex-A50处理器系列产品之一。ARMv8是ARM的第一个四核64位处理器架构；基于此架构的处理器产品，ARM将其命名为“Cortex-A50”系列；Cortex-A50处理器系列产品率先推出Cortex-A53和Cortex-A57处理器。Altera为什么选用Cortex-A53而不是Cortex-A57处理器呢？

Cortex-A53内部结构

Chris说：“Altera在做产品规划时拜访了大量客户，包括中国的许多客户，发现Cortex-A53与Stratix 10 SoC目标市场非常一致，都是面向通信基础设施、企业、数据中心等。大家都一致认为ARM Cortex-A53处理器是史上效率最高的ARM应用处理器，拥有比Cortex-A57更低的功耗和更高的效率；Cortex-A53的性能、功效、数据吞吐量以及很多先进的特性，非常适用于Stratix 10 SoC。”

采用Intel 14nm三栅极工艺实现Stratix 10 SoC后，其数据吞吐率要比目前市场上性能最好的SoC FPGA——Arria V高出6倍。Cortex-A53还支持虚拟化、256TB存储、支持ECC的L1和L2高速缓存等功能。

Cortex-A53还有个特点就是能够运行在32位模式下，软件可以与前一代兼容。如果客户从Altera 28nm和20 nm SoC升级到Stratix 10 SoC，外围设备没有变化的情况下，只需对Cortex-A53虚拟化的分区重新分配资源，无需修改运行在Cortex-A9的操作系统和代码，这样可以保证客户能够平滑地升级。

Stratix 10 SoC内部架构

Chris告诉笔者：“异构计算是未来的主要发展趋势。Stratix 10 SoC集成Cortex-A53、硬核浮点DSP模块、1GHz FPGA模块。硬核浮点DSP模块，可达到10TFLOPS的运算速度。”Chris详细解释了采用硬核浮点DPS模块给工程师带来的帮助：“众所周知，浮点运算DSP范围广、运算精度高，但浮点DSP的浮点运算需用硬件实现，价格昂贵；很多工程师只好用浮点DSP建模，定点DSP实现，以降低成本；采用Intel 14nm三栅极工艺技术实现后，晶体管数量大量增加，实现浮点DSP模块成本不会增加很高，但对工程师帮助很大。”

据悉，Altera Stratix 10 SoC采用Intel 14nm三栅极工艺和增强高性能体系结构，可编程逻辑性能超过了1GHz，内核性能比当前高端28nm FPGA提高了两倍。

对于开发工具，工程师可以采用具有ARM Development Studio 5（DS-5）Altera版工具包的自适应调试工具——Altera SoC嵌入式设计套装EDS，以及Altera面向OpenCL的软件开发套件，通过OpenCL高级设计语言开发异构系统，从而加快调试周期。

Altera Stratix 10 SoC将于2014年第四季度推出测试样片。

下面列举出Altera Stratix 10 SoC的目标应用。