CLOCK_MANAGER

新的可配置时钟管理器元件可让您基于特定的输入时钟快速生成单一数字显示式时钟输出方案。对于所有的通过配置文件（或者其中多个特定的约束文件）而被绑定到您的FPGA项目的所有物理FPGA器件，该器件将输出一个相同的时钟频率。而这种频率可以通过设置该器件的相关时钟生成方面的参数来实现。

CLOCK_MANAGER内核元件及其配置对话窗口示例，展示了在输入20MHz时钟的条件下，为项目设计输出50MHz频率。

操作时，您只需要简单地键入输入频率（位于您连接到元件的CLK输入端），然后键入您想要生成的特定的输出频率（位于CLKA管脚的输出端）。您可以定义生成的时钟信号的一个特地相位，或者一个可接受的误差范围（因为一些器件可能不能输出您需要的频率的精确值，只能输出接近的频率值）。

一旦定义了您的输出频率，简单地点击*Solve*按钮，将会计算出一个输出频率解决方案，列出每个目标器件可达到的输出频率，您可以快速地访问哪些器件可达到您需要的时钟频率并正常工作。相应的时钟生成的公式参数也会被列出，这些就是用于特定器件达到的某种输出频率的设置。

如果一个器件不能处理定义好的时钟频率，它将没有解决方案，并用红色高亮。有时候也可以在遇到一个不能达到需要的时钟频率的器件时，通过调节其误差值然后再点击*solve*按钮来进行尝试。

其中还提供有加速缩放选项。它典型地被用于当所需要的输出频率远远低于输出时钟的情况。即需要的输出频率依赖于器件外部的支持，但可以通过使用附加的时钟分频电路来达到。如果在这种情况下，其解决方案也会定义出需要什么样的附加时钟分频电路。您需要添加相应的时钟分频器件，这些器件可以在FPGA通用元件集成库中找到并使用。

为了满足FPGA器件的应用，其可以输出更小的频率，且频率的精度能满足时钟分频的要求。

PWM

新的可配置脉宽调制器件PWM使您可以快速地生成一个基于PWM的信号，在您的设计中可用该PWM信号来作为您电路中的控制信号，例如控制附件所示的LED的亮度。

作为它配置功能的一部分，您可以决定：

驱动输入(D[n..0]) – 精度*Precision*位的数目用于控制占宽比。 预调*Prescaler* – 通过它来延展PWM输出信号的周期。

元件的可配置对话框提供了显而易见的信息，包括PWM信号的周期，基于驱动输入（precision），预调值以及输入时钟频率等。反过来，一个PWM信号单一周期中的时钟周期数目也可以如下来计算：

2Precisionx Prescaler

PWM内核元件配置对话窗口示例.!Combo_PWM.png!