前言

随着EDA技术得发展，CPLD已经在许多方面得到了广泛应用，而串行通信是实现远程测控的重要手段。

本设计所采用的是异步通信方式，可以规定传输的一个数据是10位，其中最低位为启动位(逻辑0低电平)，最高位为停止位(逻辑1高电平)，中间8位是数据位。为了方便对数据进行正确控制，选取发送(接受)每位数据用4个时钟周期。为了能够达到串行通信的波特率，例如4800B/s，则需把时钟频率设为19.2kHz。系统结构如图1所示：

系统原理

首先介绍串行通信发送器的工作原理。6位计数器用于判断发送的数据是否发送完毕及在发送完毕后装入新的数据，其VHDL语言程序如下。

process(carry)

begin

if carry'event and carry='1'then

if counter40="100111"then

load<='1';

counter40<="000000";

else counter40<=counter40+1;

load<='0';

end if;

end if;

end process;

由于本设计中选取一位数据4个时钟周期，因此当计数到“100111”时，表示10位数据发送完毕；此时将加载信号“load”置1，则向移位寄存器加载10位数据。此计数器的时钟信号由3位计数器的进位信号提供，3位计数器程序为如下。

process(clk)

begin

if clk'event and clk='1'then

if counter4="0011"then

counter4<="0000";

carry<='1';

else counter4<=counter4+1;

carry<='0';

end if;

end if;

end process;

当计数脉冲为3时，计数器清零并发出进位信号“carry”，“carry”既是6位计数器的时钟信号，又是移位寄存器的移位脉冲，移位寄存器实际上在发送器中是一个并串转换器，其程序为如下。

process(load,carry)

begin

if load='1'then

reg10(9 downto 0)<=regin(9 downto 0);

else

if carry'event and carry='1' then

din<=reg10(0);

reg10(8 downto 0)<=reg10(9 downto 1);

end if;

end if;

end process;

当加载信号高有效时，10位数据从外部寄存器中并行载入REG10，载入后在“carry”有效时，即每4个CLK周期右移一位进入锁存器，进而从TXD发出。发送器的仿真波形如图2所示。

接收器的结构与模块的功能与发送器相似。通过判断接收锁存器中的起始位是否为零，来确定接收与否。若有效时，3位计数器开始计数，将锁存器中的数据逐位右移到移位寄存器中，6位计数器同样计数到“100111”，此时表示已接收10位数据，发出信号把移位寄存器中的数据并行读出。接收器中的移位寄存器其实是一个串并转换器。

结论

以上就是串行通信的基本结构和原理，在工程中可能对波特率的要求不同。可以利用CPLD的在线可编程功能，通过修改发送(接收)每一位的时间来控制波特率，比如把一位数据每4个CLK改为2个CLK，则在时钟频率19.2kHz时，波特率为9600bps。除此之外，还可以通过增加时钟频率来增大波特率。