采用时间交替模数转换器(ADC)，以每秒数十亿次的速度采集同步采样模拟信号，对于设计工程师来说，这是一项极大的技术挑战，需要非常完善的混合信号电路。时间交替的根本目标是通过增加转换器，在不影响分辨率和动态性能的前提下使采样频率增倍。

本文探讨时间交替模数转换器的主要技术难点，并提供切实可行的系统设计指导，包括可解决上述问题的创新性元件功能和设计方法。本文还提供从7Gsps双转换器芯片“交替解决方案”测得的FFT结果。最后，文章还描述了实现高性能所需的应用支持电路，包括时钟源和驱动放大器。

对更高采样速度的需求不断增加

何时提高采样频率会更加有益，其中的原因又是什么呢？这个问题有多种答案。模数转换器的采样速度基本上直接决定了可以在一个采样瞬间进行数字化的瞬时带宽。尼奎斯特和香农采样定理证明了最大可用采样带宽(BW)相当于采样频率Fs的一半。

3GSPS模数转换器实现了在一次采样期内采集1.5GHz模拟信号频谱。如果采样速度翻倍，尼奎斯特带宽也倍增至3GHz。通过时间交替实现采样带宽倍增对于很多应用来说都是有益的。例如，无线电收发器架构可以增加信息信号载波数，从而增加系统数据输出量。采样频率倍增还可以提高采用飞行时间(TOF)原理的LIDAR测量系统的分辨率。实际上，通过缩短有效采样期可以降低飞行时间测量值的不确定性。

数字示波器还需要高采样频率Fs/输入频率FIN比值，以准确采集复合模拟或数字信号。要采集输入频率的谐波部分，就要求采样频率必须是输入频率（最大值）的倍数。例如，如果示波器采样频率不够高，且更高阶谐波位于模数转换器的尼奎斯特带宽外，方形波将显示为正弦形。

图1说明了示波器前端双倍采样频率的益处。6GSPS采样波形是采样模拟输入更准确的表示形式。很多其他测试仪器系统（例如质谱仪和伽马射线望远镜）依靠较高的过采样/FIN进行脉冲波形测量。

图1：以3GSPS和6GSPS采样的247.77MHz信号的时域值图。

增加采样频率还具有其他优点。过采样信号还实现了通过数字滤波在数字域改善增益的特点。实际上，模数转换器噪声底可在更大输出带宽上扩散。倍增固定输入带宽的采样率在动态范围使噪声改善了3dB。采样频率每倍增一次，将为动态范围提供一个附加3dB。

时间交替技术的难点

时间交替的主要难点是通道间采样时钟边沿的精确校准和IC间固有变化的补偿。精确匹配各单独模拟数据转换器间的增益、偏移和时钟相位是一项很大的挑战，主要因为这些参数都取决于频率。除非能够实现这些参数的精确匹配，否则动态性能和分辨率将会降低。图2显示了三个主要误差源。

图2：交替模数转换器产生的增益、偏移和时间误差。

采样时钟相位调整

通常，双通道交替转换器系统需要模数转换器输入采样时钟的时间移动1/2个时钟周期。但是，ADC083000结构使用芯片内交替，其时钟频率等于采样率的一半，即3GSPS的时钟频率为1.5GHz。因此，对于采用两个ADC083000的双通道系统，模数转换器输入采样时钟边沿必须移动1/4个时钟周期或错开90(。即1.5GHz时钟对应于166.67ps。

可以相对准确地计算出对应1/4时钟周期相移的时钟信号走线长度。对于FR4印刷电路板材料，信号以20cm/ns（即50ps为1cm）的速度传播。例如，如果传输到一个模数转换器的时钟走线比另一个长3cm，这将产生150ps的相移。难点在于精确符合附加的16.67ps时移。

ADC083000具有集成的时钟相位调整功能，使用户可以向输入采样时钟添加延时，以相对于另一模数转换器的采样时钟实现相移。可以通过SPI总线，采用两个内部寄存器手动调整模数转换器的时钟相位。只能沿一个方向实现相移，增加延时。设计工程师应确定两个分立模数转换器中的位置，确定哪一个“在前”并调整其相位，使其采样边沿与另一模数转换器采样边沿呈90o，从而可实现亚皮秒调整分辨率。

通道间增益和偏移匹配

在双转换器交替系统中，通道增益失配产生的误差电压会导致Fs/2-FIN和Fs/4±FIN发生图像杂散信号（假设输入信号在第一尼奎斯特频带内）。8位转换器具有28或256个编码。假设转换器全输入范围为Vp-p,，LSB大小等于1V/256=3.9mV。我们可以得出1/2LSB精确度需要的增益匹配为0.2%。

ADC083000的输入全范围电压或增益可以使用9位数据分辨值进行线性且单调的调整。调整范围是标称700mVp-p差分值的±20%，或560mVp-p至840mVp-p。

840mV-560mV=280mV.

29=512步幅

280mV/512=546.88μV

此微调允许比上述要求大0.2%的增益匹配。

相邻通道间的偏移失配将产生误差电压，导致Fs/2处发生偏移杂散信号。由于偏移杂散信号位于尼奎斯特频带边沿，双通道系统的设计人员通常可以据此计划系统频率，并着力于增益和相位匹配。

但是，假设需要的偏移匹配也是1/2LSB，ADC083000的输入偏移可以使用9位分辨率从标称零偏移线性且单调的调整为45mV偏移。因此，每个编码步幅提供0.176mV偏移，9位分辨率实现1/2LSB精确度。

数字输出的同步化

从两个模数转换器输出的数据流同步化对于实现优异采样速度和带宽组合至关重要。也就是说，如果各转换器间未实现输出同步，就无法采集有意义的数据。千兆采样率模数转换器可多路分离输出数据，以降低数字输出数据传输率。用户可以选择使数据传输率分离为1/2或1/4，这取决于采用的FPGA技术的处理能力。

输出采集时钟(DCLK)也被分离，可在SDR或DDR模式中配置。但是，多路分离带来新的考量问题，因为现在增加了输入采样时钟和各模数转换器DCLK输出之间的协调不确定性。为了克服这个问题，ADC083000可以精确复位采样时钟输入与DCLK输出的关系，这由用户提供的DCLK_RST脉冲确定。这允许一个系统中采用多个模数转换器，使其DCLK（和数据）输出在与采样共享输入时钟相同的时间点跃迁，从而实现多个模数转换器之间的同步。

数字交替方法

模拟校准是实现高动态范围、高整体集成解决方案的行之有效的方法，其集成的时钟相位、增益和偏移调整功能可提供高精确度。

模拟校准的可行替代方法是用于交替数据的数字校正算法。此方法寻求在数字域校正数据转换器失配，而不需要任何模拟偏移、增益或相位校正。理论上，这些算法可独立工作，不需要实现校准或了解输入信号。此外，数字偏移、增益和相位校正因素的汇合时间也是关键系统指标。

SP Devices公司开发的算法经过验证是符合这些条件的一种数字后处理方法。SP Devices的ADX技术持续提供模数转换器的增益、偏移和时间偏差误差的后台估计值，而不需要任何特殊校准信号或后期微调。此算法对于校正静态和动态失配误差很有效。

ADX技术估计误差，并使用抑制的全部失配误差重新构建信号。IP-core的误差校正算法对于任何输入信号类型均有效。该数字信号处理的结果超出ADX核心的时间交替频谱，并消除了与失配相关的明显交替失真杂散信号。

配备两个ADC0830003GSPS、8位模数转换器的美国国家半导体参考板展示了SP Devices的算法。数据转换器使用板上FPGA中内嵌的ADX技术实现交替。图3为7GSPS数字化卡的框图。

图3：含LMX2531和LMH6554的ADQ108系统框图。

图4是SPDevicesADQ108数据采集卡的输出频谱性能图。值得注意的是杂散峰值部分是由于谐波失真所致，交替杂散信号已大幅减少。关于数据采集卡的其他详细信息，请参见：http://spdevices.com/index.php/adq108。

图4：采用ADX技术的模数转换器组合频谱。

超高速模数转换器支持电路

为了实现使用ADC083000等数据转换器可达到的高级性能，需要确保支持电路具有与数据转换器本身相匹配的性能。支持电路的关键要素包括：

1) 高性能、低抖动时钟源。

2) 用于驱动模数转换器输入的高线性、低噪声放大器或平衡/不平衡变换器。

建议使用LMX2531或LMX2541时钟同步器生成低抖动模数转换器时钟信号，使用LMH6554驱动模数转换器模拟输入。

LMX2531集成了锁相环(PLL)和VCO，并提供优于-160dBc/Hz的噪声底。可提供多种版本芯片接纳553MHz至2790MHz的不同频带。

为了实现更好的高输入频率SNR性能，建议使用较低相位噪声LMX2541作为适合的时钟源。LMX2541在2.1GHz具有小于2毫弧度角(mrad)均方根的噪声，在3.5GHz具有小于3.5mrad均方根的噪声。LMX2541的锁相环具有-225dBc/Hz的校正噪声底，能在整数和分数模式中以最高104MHz相位检测速率（比较频率）工作。

LMH6554是业界最高性能的差分放大器。LMH6554的低阻抗差分输出可用于驱动模数转换器输入和任何中间滤波级。这种宽频全差分放大器可驱动8位至16位高速模数转换器，在800MHz以下具有0.1dB增益平坦度，在250MH时具有72dBcSFDR，并具有0.9nV/sqrtHz低输入电压噪声性能。

LMH6554在75MHz以下具有16位线性度，可驱动2V峰-峰电压至最低200欧姆负荷。LMH6554通过外部增益设置电阻器和集成共模反馈，可使用差分-差分或单端-差分配置。放大器提供最高1.8GHz的大信号带宽，8dB噪声和6200V/μs转换速率。

图5显示使用上述支持元件的典型应用框图。

图5：典型系统框图。

总结

本文阐述了交替高速模数转换器的难点和解决这些问题的几种方法。由于交替技术、低抖动时钟源和高性能放大器的进步，现在可以实现保持超过6GSPS的优异动态性能。