引言

非接触式IC 卡源于射频识别技术的产生与发展。射频识别即Radio Frequency Identification (简称RFID) 是从90 年代兴起的一项自动识别技术,它利用无线通信技术进行非接触双向通信，以达到识别和交换数据的目的。与早期识别技术相比，射频识别具有无接触、工作距离大、精度高、信息收集处理快捷、环境适用性较好、可以实现多目标、移动目标识别等一系列优点，在近年来获得了极为迅速的发展。本文提出的是一种基于ISO/IEC1444322 标准B 型非接触式IC 卡的射频前端电路设计方案，它利用较简单的电路形式满足了相关性能要求。该设计已经在上华半导体公司(CSMC) 通过流片验证。设计标准

射频前端部分主要解决卡内无源、免接触以及调制解调等问题。非接触式IC 卡射频前端分别与读卡器(PCD ) 和卡上数字部分进行通信，相应地,存在二个接口规范。模拟与数字部分的接口对于一个完整的设计来说是电路内部的信号接口，因此并无明确的标准，主要由设计者根据具体情况做出相应的协调。在本设计中，采用的是ISO/IEC 14443标准。该标准定义了工作距离较近的中频非接触式IC 卡(P ICC) 的技术规范，其中提供了Type A 和Type B 两种有关卡的射频接口、初始化和防碰撞方式的解决方案。目前，以Ph ilip s 为首的基于Type A 标准的阵营占领了非接触式IC 卡市场的90% 以上，而Type B 由于是从理论上升到标准再进入工业领域，是一个新的技术规范，市场占有率很小，目前包括ST 和Motorola 都只是处于展示推广阶段。两种类型卡信号接口规范如表1 所示。

表1两种类型卡信号规范

依据ISO/IEC 14443 定义的射频信号接口标准,对于A 型卡，由于射频卡天线接收到的是100%ASK 调制的改进Miller 编码信号，理论分析表明它在调制间隙(Pause) 处信号电压不足1 V ，不能保证卡上数字部分的正常工作，在此期间，数字处理部分不能正常工作，所以在数字处理部分工作时停止数据传输。这样，尽管100% ASK 调制以100% 的能量进行数据传输，保证了信号的较高抗干扰性，在一定程度上提高了通信的可靠性，但它是以数据传输与数据处理分步工作即以通信时间的延长为代价的。同时，它也不适用于常规的数字信号处理器，除非在外加时钟的情况下可以采用常规的DSP。而对于B 型卡，由于它采用10% ASK调制，仅用10% 的能量传输数据，当受到噪声干扰时显然会由于信号能量太弱而影响信号的可靠性，有可能使读卡器产生误码，将缩短其有效读卡距离，同时卡上的数字信号处理器并未用到所供给的全部能量。它能保证能量的无中断供给，可以实现数据传输与处理的同步进行，在一定程度上缩短了通信时间。在编码方式上，由于A 型卡采用改进密勒(Modified Miller ) 编码和曼彻斯特(Manchester) 编码，因而速度很快，必须采用专门的硬件解码；而B 型卡采用不归零码(NRZ) 比较易于实现软件解码。在防碰撞策略上，A 型卡的Mifare 方案采用比特碰撞检测，速度很快，由此也必须采用硬件实现；B 型卡所采用的时隙ALOHA(Slo ted ALOHA ) 方案为通用协议，采用信息级碰撞检测，可直接用软件控制。就非接触式IC 卡的电路设计而言，由于卡与读卡器的工作距离很近，同时读卡器发射信号功率也比较大，因此读卡器信号传输过程中所受的干扰对信号质量的影响并不太大，从而可以保证比较高的信噪比；与此相对应的是，卡上发射信号功率相对很弱，比较容易受干扰。故此，设计过程中对于读卡器信号的调制不用刻意考虑抗噪声性能，而应着重考虑信号恢复的难易程度和它对通信性能的影响；对于射频卡的发射信号而言，其调制方式则应主要考虑抗干扰性。从另一方面来看，出于对成本的考虑要求芯片面积尽量小、成品率尽可能的高,因此要求电路形式的简单化。综合性能和复杂度的考虑，B 型卡在RF 前端电路中引入了分频电路来产生副载波(副载波频率为载波频率的1/16，数字部分的时钟由此副载波再经分频产生) ，数字部分产生的数据信号先以BPSK 方式对此副载波进行调制，调制后的信号再以调幅的方式叠加在高频载波上经天线发出，这样就以相对简单的电路形式实现了以较低误码率进行传输的目的。由于无论是载波还是副载波均由基站信号产生，因此在基站处进行解调时不用考虑相干信号的产生问题(若不考虑卡与基站之间距离引起的相位变化，则基站本身的发射载波信号与射频卡的发射信号同频同相，当然，精确的解调仍需引入同步系统)。对于基站信号的调制方式，主要应考虑解调的难易，因此采用了最简单的ASK 调制，具体操作时，可适当加大基站电路的复杂性，保证输出已调信号的幅度和质量，降低卡接收信号解调后的误码率。

综合上述技术分析，采用了Type B 标准作为设计和验证依据。

电路模块设计

非接触式IC 卡通常包括射频接口电路和数据处理单元两部分。射频接口部分电路模块如图1 所示，它包括电源产生电路、限压电路、时钟发生器(包括整流电路和分频电路组成) ，上电复位电路、调制与解调电路等部分组成。当卡进入读卡器产生的磁场区时，由天线耦合的信号经由电源产生电路产生片上工作电压，在工作电压满足要求后，上电复位电路给出低电平信号，数字部分即转入正常工作状态。解调电路从天线接收的调幅信号中恢复出数字信息送往数字处理器，而调制电路则将数字处理器的输出数据调制发射，完成读卡器和卡之间的通信。下面将阐述部分典型电路的设计思路。

图1射频前端电路模块图

电源产生电路

电源产生电路将射频信号整流获取电路的工作电压。考虑到电路的简化，采用一个半波整流电路来完成射频信号的包络提取，形成电源。但半波整流电路对滤波电容的充电仅发生在交变电压的一个半周期内，转换速度和效率不高；作为直流电源对负载供电时，电压波动较大，而且是由于负载的放电效应使得包络检波的灵敏度大为降低。因此兼顾提高整流效率和降低输出电压的纹波因数，在不失简单性的前提下，对半波整流电路进行改进,如图2 所示。线圈L 1 即卡上天线线圈，R L 为等效负载。利用栅漏短接的PMOS 管M 1 作为整流二极管，交叉连接的PMOS 管M 2、M 3 利用节点VN 的寄生电容形成电荷转运，因而对电容C 的充电时间加长，整流效率明显提高，输出电压V o 的纹波因数也相应减小。

图2半波整流电路改进形式

调制电路

调制电路用来将数字部分的输出信号叠加到载波上，以便于发射。调制可分为两步，第一步，数字信号对副载波进行BPSK 调制，第二步，将BPSK调制输出的数字信号进行ASK 调制后经天线发射出去。其中BPSK 调制放在数字部分实现。在射频端，所要实现的是利用经BPSK 调制后的输出信号(依然为数字信号，只不过频率为副载波的频率)再对射频载波进行ASK 调制。调制电路采用的是电容负载调制，电路原理图如图3 所示。电路中,LCR谐振回路中总电容的大小取决于M 导通与否，利用数字信号Sin 控制开关管M 的通断，从而决定了谐振回路电容值的大小(M 导通时，总电容值为C1+C2,M 关断时，总电容值为C2) ，从而使得LCR 回路的谐振点频率随数字信号电平不同而变化，对于特定频率的外部射频信号，感应信号电压幅度随数字信号电平值的变化而变化，从而实现了类似A SK 的负载调制。

解调电路

解调电路从读卡器发射的ASK 信号中恢复出数字信号，因此解调部分只需利用一个包络检波器取出包络，然后经比较器与基准电压比较即可恢复出原来的数字信号。可以看出，由于读卡器发射信号采用10% ASK 调制，因此相对简化了卡上解调电路。此处采用了两个改进半波整流电路(如前所述) 来构成包络检波器，如图4 所示。在该电路中，VA、VB之间为天线感应的外界场信号(为10% ASK 调制信号) ，此时VSS端对应该调幅信号的最低端，而Vout对应该信号的最高端(由于晶体管的阈值损失，因此这两个电位与调幅信号的高低峰值相差一个Vth) ，由于VSS为卡上电路的公共接地端，故此对应的检波输出信号Vout在不同数值(“1”或“0”) 时起伏更为剧烈，从而降低了对解调电路比较器灵敏度的要求。一关键问题是如何确定包络检波输出信号的中心电压(平均值) ，用它作为比较器的基准电压，完成模数转换。由于影响包络幅值的因素很多，比如信号强弱、工作距离的远近等都会使场磁信号的幅度发生变化，因此很难确定其平均值。为此设计了一种自适应比较电路，原理如图5。在该图中,Vout为图4 所示包络检波电路的输出，Dout为解调后输出数字信号，Bias 为片上一稳定偏置电压(由解调基准电压产生电路产生)。很显然，在稳态时，比较器两个输入端Minus、Plus 电压均为偏置电压Bias。而在接收到调幅信号时，由于包络检波输出Vout出现波动，该波动通过电容C2耦合到比较器Plus 端，使该端电压随Vout起伏而起伏，而Minus 端电压则一直等于Bias 端电压，比较器检测出包络起伏，完成了数字信号的解调。

图3调制电路原理图

图4包络检波电路

图5解调电路

射频前端电路还包括上电复位电路、限压电路和时钟发生器等部分。其中上电复位电路用来检测片上感应产生的电源电压是否满足数字部分的工作要求，如果供电电压低于门限电压，则电路输出一高电平信号。在电压满足要求后，输出低电平信号。由于标准要求外界场强在1. 5A/m rms≤H≤7. 5A/m rms范围内波动时卡应能正常工作，因此给出低电平信号时必须考虑这种极端情况，以维持卡上电路工作的连续性。时钟发生器由整形电路和分频器构成，从读卡器给出的磁场中恢复系统时钟。这种非接触IC 卡利用含有射频载波信息的磁场产生数字部分的工作时钟和副载波，无需本振信号，在一定程度上简化了卡上电路的设计。

整体性能模拟

设计中，对射频前端电路各子模块以及整个系统均进行了详细的性能模拟，模型参数采用上华0.8 um CMOS 模型参数库。在此给出比较关键的接收解调和调制输出这两部分性能模拟结果。对于接收解调而言，其接收到的信号调制指数在8%～12% 之间，数据传输速率为106 kbps，外加一个指标类似的调幅波进行解调性能验证，在输入调幅波调制指数为10% 时对应的模拟波形如图6 所示。其中Por 为上电复位信号，解调部分仅在数字部分复位后才开始工作，R in 为包络检波电路输出的包络信号，Rx 为解调输出的数字信号。

图6解调通路模拟结果

对于信号发射通路，主要是信号的调制问题,BPSK 调制放在数字部分，调制输入数字信号频率为副载波频率(f c/16≈ 847 kHz) ，对应调制输出模拟结果如图7所示。图中交流信号Tx 是天线输出的调幅信号，其上叠加了经BPSK 调制的副载波信号Tdata (如空白处所示)。

图7调制通路模拟结果

结语

上述设计采用0.8 um CMOS 工艺流水，最终版图面积为2.2 mm ×1.5 mm。芯片封装后经过测试,达到ISO/IEC 1444322 射频接口部分的要求。工作频率为13. 56MHz，达稳态时，上电复位电路给出低电平信号，调制解调部分开始正常工作，数据传输速率为106 kbps 时工作良好，测试结果与模拟结果吻合，满足了标准对调制解调指标的要求；在给定场强范围内，可输出稳定3 V 电压，驱动能力达到了设计要求。