一、概述

74HC595是一款漏极开路输出的硅结构CMOS 移位寄存器，输出端口为可控的三态输出端，亦能串行输出控制下一级级联芯片。它兼容低电压TTL电路，遵守JEDEC标准。具有8位移位寄存器和一个存储器，三态输出功能。移位寄存器和存储器是分别的时钟。数据在SHcp的上升沿输入，在STcp的上升沿进入的存储寄存器中去。如果两个时钟连在一起，则移位寄存器总是比存储寄存器早一个脉冲。移位寄存器有一个串行移位输入（Ds），和一个串行输出（Q7＇），和一个异步的低电平复位，存储寄存器有一个并行8位的，具备三态的总线输出，当使能OE时（为低电平），存储寄存器的数据输出到总线。

二、74HC595功能介绍

74HC595为的引脚配置图如图1所示，其引脚说明见表1。

图1 74HC595引脚配置图

74HC595的特性如下：

●8位串行输入

●8位串行或并行输出

●存储状态寄存器，三种状态

●输出寄存器可以直接清除

●100MHz的移位频率

●低功耗

表1 74HC595引脚说明

表2为74HC595的功能表，说明如下：

H=高电平状态

L=低电平状态

↑=上升沿

↓=下降沿

Z=高阻

NC=无变化

×=无效

当MR为高电平，OE为低电平时，数据在SHCP上升沿进入移位寄存器，在STCP上升沿输出到并行端口。

表2 74HC595真值表

三、Proteus电路图设计

图2为74HC595的Proteus仿真电路图，用MCS-51的P2.0-P2.2与74HC595的SH_CP、DS、ST_CP相连，74HC595的Q0-Q7与8个LED管相连，用来指示输出数据的变化。74HC595的OE引脚接地，MR接高电平。

图2 74HC595 DIR引脚为1时的仿真电路图

四、程序设计

本文的程序设计由主程序模块、74HC595数据输入模块、74HC595数据输出模块、延时模块组成，汇编程序代码如下：

五、仿真过程、效果及总结

(1)打开Keil2，选择ProjectNew Project命令，在弹出的Create New Project对话框中新建Keil项目74HC595.uv2。

(2)选择CPU为ATMEL中的AT89C51单片机。

(3)编辑好源程序，编辑完成后保存。

(4)在Project Workspace窗口中，将74HC595.asm文件加入到Source Group1中。

(5)在Project Workspace窗口中Target1文件夹上单击右键，在弹出的窗口中选择Output选项卡，并选中Create HEX File选项。

(6)在Keil菜单中选择Project Build Target选项，编译汇编程序，并产生HEX文件。

(7)将Keil产生HEX文件加载到Proteus ISIS绘制的硬件电路中。

图3 仿真效果图

图3为74HC595 控制仿真效果图，编号为D1到D8的LED灯依次被点亮，证明从74HC595移位寄存器串行输入的数据经过存储寄存器并行输出，控制逻辑得到验证。HC74595的主要优点是具有数据存储寄存器，在移位的过程中，输出端的数据可以保持不变，这在串行速度慢的场合很有用处。与164只有数据清零端相比，595还多有输出端时能/禁止控制端，可以使输出为高阻态。HC74595广泛用于串行数据到并行数据的转换。

本文为e-works原创投稿文章，未经e-works书面许可，任何人不得复制、转载、摘编等任何方式进行使用。如已是e-works授权合作伙伴，应在授权范围内使用。e-works内容合作伙伴申请热线：editor@e-works.net.cn tel：027-87592219/20/21。