1、系统硬件设计

系统功能传感器输出信号经信号调理电路实现电平调整，再经低通滤波器滤掉高频成分信号后送到A/D转换器中，把转换好的数据量送到DSP中进行数字滤波、FFT、自相关和互相关等处理，最后把处理好的数据通过通讯端口送到主控计算机上进行更复杂的处理。系统结构如图1所示。

1．1数据采集模块及时序控制

采集模块中AD转换电路是整个系统的重要数据来源之一，它影响着系统的整体性能。经过验证，选用的AD芯片型号为AD9226。其主要性能指标：转换速度65MSPS、精度为12位。AD9226的具体的应用电路见图2。

该电路使用单端输入，输入电压必须在0．5 v～1．5 V之间，这可以通过一个运放实现，本系统使用AD8056运放，实现直流电平调整，同时也起到缓冲的作用。电路图见图3。

为了尽可能提高AD转换后数据的分辨率，对电源、接地、电路布局进行了一些处理。所选用的运放、电阻、电容等器件应具有稳定的性能，如电阻电容温漂小，漏电小；模拟输入的引线尽可能地短、粗；这些措施对实现分辨率指标有一定的帮助，保证了数据来源的可靠性。

采集后的数据首先进入数据锁存，数据锁存器采用LCX574，它为8位锁存输出，具有输出使能端，采样时刻为采样信号的上升沿。

电路中使用了一片FPGA对各芯片的时序进行控制，在这里FPGA对各芯片选择了XILINX公司spanan2的xc2S200FG456。

双口RAM采用IDT公司的IDT7008。它内部有64K大小8位宽的存储区。它的一个端口接收数据，另外一个端日为DSP提供数据。虽然双口洲能同时在两边进行读写操作，但是必须保证不是对同一地址进行操作。在设计过程中在每帧数据写完后，由FPGA给出一个指示位，同时给出当前写入的帧所在双口RAM芯片内的位置。DSP执行一个死循环来不定时查询这个标志位，根据达令标志位判断是否有一帧新的数据写入。如果有新的数据写入，DSP将进一步查询新出现数据帧的位置，然后读入新的数据帧进行处理。

1．3数字信号处理器

DSP是整个采集系统的核心，在该系统中选用了TMS320F206，DSP可以对采集的数据进行数字滤波、FFT、自相关和互相关等处理，DSP处理程序存储在两片CY7C1041芯片内，该芯片的容量为256KXl6位，访问时间为25ns。

1．4通讯接口

数据采集系统与主控计算机之间的数据交换采用异步串行通讯方式。TMS320F206带有一个异步串行通讯端口，在40MHZ外频条件下，最高传输速率达到2．5Mbit/S发送和接收使用独立的缓冲区，可以实现全双工工作方式。该系统中DSP与主控计算机的数据通讯采用RS232标准，驱动电路选用MAX232A芯片。该芯片功耗低、集成度高、具有两个发送接收通道，接口电路简单、可靠性好。RS232驱动电路如图4所示。

2．系统软件设计

软件设计的功能是完成数据采集和处理，并读人数据到PC机里进行更复杂的处理，形成数据文件保存到磁盘上。工作过程如下：首先把PC机和DSP芯片处理器构成一个多机系统，PC机为主机，DSP处理器为从机；执行数据采集处理时，由PC机向用户提问，并把用户回答的数据传送到数据采集程序中，然后调用数据采集子程序。数据采集子程序的工作流程是：启动DSP处理器初始化，等待定时器中断；当检测到定时器中断信号时，转入中断服务子程序，从A/D的模拟输入端采集一数据送到公用存储器；PC机发出命令，让DSP处理器处于保持状态，把公用存储器中的数据转移到I/O端口，并修正地址等待下一数据。此过程反复进行，直到全部所需数据采集完毕。

用DSP开发软件包对采集的数据进行后处理工作，如对信号进行数字滤波、FFT、自相关、互相关、功率谱、互谱、算法、误差等分析，得到有关的性能参数。用verilog语言对FPGA芯片编程。

3．结束语

上述实时数据采集处理系统能满足系统体积小、重量轻以及实时处理的要求。可以实现数据的高速采集和处理。是D6P处理技术的又一次有效应用。