一般而言，选择电感时，只需计算出最大负载电流，通过容许20%纹波电流来建立电感。由于磁芯损耗微不足道，因此会出现类似于产品说明书中所示的温升。然而，随着开关频率上升至500 kHz以上，磁芯损耗和绕组交流损耗可以极大地减少电感中的容许直流电流。使用20%纹波电流来计算电感，可带来相同的磁芯材料通量激增，其与频率无关。磁芯损耗方程式的一般形式为：

Pcore = K × F1.3。

因此，如果频率 (F) 从100 kHz升至500 kHz，则磁芯损耗便为原来的8倍。图1显示了这种上升情况，还描述了随磁芯损耗上升而下降的容许铜线损耗。100 KHz时，大多数损耗存在于铜线中，同时利用全直流额定电流是可能的。更高频率时，磁芯损耗变大。由于总容许损耗由磁芯损耗与铜线损耗之和决定，因此铜线损耗必须在磁芯损耗上升时降低。这种情况一直持续到各损耗均相等。最佳情况是，在高频率下损耗稳定保持相等，并允许从磁结构获得最大输出电流。

图1 0.5 MHz以上，磁芯损耗大大降低了有效传导损耗

图1和图2均基于固定磁芯体积和绕组面积，仅匝数可变。图2显示了图1所示磁芯损耗的电感和容许直流电流。1.3 MHz以下时，电感与开关频率成反比关系。电感在1.3 MHz附近达到最小值。该频率以上，则必须升高电感来限制磁芯通量，从而将磁芯损耗控制在总损耗的50%。该电感的额定电流也同时被计算出来。低频率时，磁芯损耗并不大，额定电流由绕组的功率损耗决定。

下列方程式中，匝数与频率平方根的倒数成正比，因此频率升高2倍（电感降低一半）得到0.707匝数。

L = μ × A × N2/lm

这种情况会以两种方式影响绕组电阻。匝数减少30%，而每一匝的可用面积却增加了41%。由于绕组电阻与匝数/匝面积相关，因此电阻随频率上升而线性下降，例如：在本例中电阻下降2倍。

较高频率时，磁芯损耗开始限制容许铜线损耗，直到达到它们相等的点为止。在这一点上，通过增加更多匝数以及升高绕组电阻，使电感上升来降低通量。这样，电感额定电流减少。因此，从电感尺寸角度来说获得了最佳频率。

图2 磁芯损耗限制峰值功率

总之，增加开关频率会缩小磁芯尺寸的看法是正确的，但仅限于磁芯损耗和交流 绕组损耗等于铜线损耗的点上。过了这个点，磁芯尺寸实际上会增加。另外，设计人员需要注意的是，在有许多高开关频率产品可供选择的今天，一些相应的应用手册中并没有清楚地注明过高磁芯损耗存在的一些潜在问题。