-
Protel99SE是应用于Windows9X/2000/NT操作系统下的EDA设计软件，采用设计库管理模式，可以进行联网设计，具有很强的数据交换能力和开放性及3D模拟功能，是一个32位的设计软件，...
-
Cadence psd15.1是一个很强的PCB板图制作工具，我根据这段时间我使用psd15.1的过程，总结了使用的具体的流程以及比较重要的注意点。
-
在现代设计中，设计的系统复杂度越来越高，速度也越来越高，产品的升级也越来越快，这样在每次的设计中从零开始的话，势必会增加劳动成本和时间。Allegro 就提供了多人合作的功能和设计复用的能力。
-
铿腾电子科技有限公司或益华电脑科技股份有限公司（Cadence Design Systems, Inc；NASDAQ：CDNS）是一个专门从事电子设计自动化（EDA）的软件公司，由SDA Syste...
-
学过VHDL的人都知道，VHDL是提供了操作符“＋”，而且在很多情况下，我们是可以直接用这个加操作符的。但是，VHDL提供的加法操作只能给出 “和”，却无法给出“进位”。
-
VHDL全名Very-High-Speed Integrated Circuit Hardware Description Language,诞生于1982年。1987年底，VHDL被IEEE和美国...
-
VHDL全名Very-High-Speed Integrated Circuit Hardware Description Language,诞生于1982年。1987年底，VHDL被IEEE和美国...
-
介绍利用MAX＋PLUSⅡ软件对Altera公司的CPLD进行图形设计、编译以及在系统编程的基本方法和步骤。
-
Proteus软件是英国Lab Center Electronics公司出版的EDA工具软件（该软件中国总代理为广州风标电子技术有限公司）。它不仅具有其它EDA工具软件的仿真功能，还能仿真单片机及外...
-
介绍了利用MATLAB信号处理工具箱进行FIR滤波器设计的三种方法：程序设计法、FDATool设计法和SPTool设计法，给出了详细的设计步骤，并将设计的滤波器应用到一个混和正弦波信号，以验证滤波...
-
循环冗余码校验（CRC）是一种可靠性很高的串行数据校验方法。介绍循环冗余码校验的基本原理，并分别用单片机和 CPLD作了循环冗余码验的软件实现和硬件实现。包括汇编语言和VHDL语言源程序。
-
本文介绍了Cadence公司的NC-Verilog/Verilog-XL Simulator以及Signalscan在SOC设计中的应用。
-
EDA是在计算机辅助设计（CAD）技术的基础上发展起来的计算机设计软件系统。与早期的CAD软件相比，EDA软件的自动化程度更高、功能更完善、运行速度更快，而且操作界面友善，有良好的数据开放性和互换性...
-
在 Verilog 语言最难弄明白的结构中“非阻塞赋值”要算一个。甚至是一些很有经验的工程师也不完全明白“非阻塞赋值”在仿真器（符合 IEEE 标准的）里是怎样被设定执行的，以及什么时候该用“非阻塞...
-
Modelsim是现在业界比较流行的HDL语言仿真工具。在这里关于他的使用我就不说了。主要是讲一讲困扰我们的库编译的问题。
-
System Generator for DSP是Xilinx公司开发的基于Matlab的DSP开发工具?熗?时也是一个基于FPGA的信号处理建模和设计工具。文章介绍了在Matlab中使用Syste...
-
VHDL(超高速集成电路硬件描述语言)目前在电子设计领域得到了广泛应用。本文介绍了使用VHDL语言实现CPLD设计的方法，并以此方法在ALTERA公司的CPLD器件 EPM7128SQC100-10...
-
VHDL 是由美国国防部为描述电子电路所开发的一种语言，其全称为(Very High Speed Integrated Circuit) Hardware Description Language...
畅学电子
