利用QuartusII软件采用模块化设计方法设计一个数字钟。通过原理图输入进行设计,取代VHDL语言设计。软件仿真调试成功后编译下载至可编程实验系统SmartSOPC中进行硬件测试。实现并充分领略硬件设计软件化的精髓。
LabVIEW视频第三季《运筹帷幄》之 事件结构
赛思莱夫单片机学习板视频教程第4讲 学习板硬件及软件开发流程
软件项目管理 视频教程 西安电子科大 52讲
labvIEW教程-第三季《运筹帷幄》之 状态机 上集
labvIEW教程=第三季《运筹帷幄》之 循环 中集
《基于VHDL的FPGA与NIOS II实例精炼》第三章
至芯科技FPGA视频教程之verilog与vhdl
《基于VHDL的FPGA与NIOS II实例精炼》第八章
x