结合直接数字频率合成（DDS）和锁相环（PLL）技术完成了X波段低相噪本振跳频源的设计。文章通过软件仿真重点分析了本振跳频源的低相噪设计方法，同时给出了主要的硬件选择和详细电路设计过程。最后对样机的测试结果表明，本方案具有相位噪声低、频率控制灵活等优点，满足了实际工程应用。
第10讲：FPGA设计常用IP核-锁相环
第10讲：FPGA设计常用IP核-锁相环--华清远见
一周搞定系列之模电_第3讲_电容、三极管、场效应管介绍
一周搞定系列之模电_第1讲_视频介绍及Multisim下载安装
一周搞定系列之模电_第2讲_二极管介绍
一周搞定系列之模电_第7讲_电源电路
一周搞定系列之模电_第5讲_基本放大器
一周搞定系列之模电_第8讲_集成运算放大器（上）
Cocktail
x
畅学电子
