为了能够更简洁严谨地描述MTM总线的主模块有限状态机的状态转换，同时减少FPGA芯片功耗，提高系统稳定性，文中在分析MTM总线结构和主模块有限状态机模型的基础上，基于VHDL语言采用“单进程”式对该有限状态机进行了设计，并在QuartusⅡ开发软件中实现了对语言代码的编译及程序的时序仿真和功能仿真；通过对仿真波形图的分析验证了该状态机设计的正确性和有效性。
《基于VHDL的FPGA与NIOS II实例精炼》第三章
至芯科技FPGA视频教程之verilog与vhdl
《基于VHDL的FPGA与NIOS II实例精炼》第八章
ZRtech手把手教你学FPGA第六集
《基于VHDL的FPGA与NIOS II实例精炼》第十章
《基于VHDL的FPGA与NIOS II实例精炼》第十二章
第二课 VHDL的基本结构—专辑：《fpga》
《基于VHDL的FPGA与NIOS II实例精炼》第十七章
x
畅学电子
