为了满足宽频段、细步进频率综合器的工程需求，对基于多环锁相的频率合成器进行了分析和研究。在对比传统单环锁相技术基础上，介绍了采用DDS+PLL多环技术实现宽带细步进频综，输出频段10~13 GHz，频率步进10 kHz，相位噪声达到-92 dBc/Hz@1 kHz，杂散抑制达到-68 dBc，满足实际工程应用需求。
第10讲：FPGA设计常用IP核-锁相环
第10讲：FPGA设计常用IP核-锁相环--华清远见
一周搞定系列之模电_第12讲_模电实际电路设计
一周搞定系列之数电_第6讲_数电电路设计
国家级精品课程-浙江大学电子技术基础01
国家级精品课程-浙江大学电子技术基础04-05
国家级精品课程-浙江大学电子技术基础12-13
国家级精品课程-浙江大学电子技术基础10-11
x
畅学电子
