本次毕业设计的主要内容就是基于VHDL语言的HDB3编/解码器的设计，它所要达到的要求就是能从软件方面来实现HDB3编/解码器的基本功能，并能协调整个设计，使之达到预想的要求。设计的核心部分是：在QuartusⅡ的软件平台上，用VHDL语言来完成HDB3编/解码器的各个模块的设计并将它们合为一个整体的系统。
python在线教学-25-包和模块
python(编程实践教程) 04 模块与函数
《基于VHDL的FPGA与NIOS II实例精炼》第三章
至芯科技FPGA视频教程之verilog与vhdl
《基于VHDL的FPGA与NIOS II实例精炼》第八章
ZRtech手把手教你学FPGA第六集
《基于VHDL的FPGA与NIOS II实例精炼》第十章
《基于VHDL的FPGA与NIOS II实例精炼》第十二章
Cocktail
x
畅学电子
