采用maX+pius II 电路设计软件和FPGA 实现可编辑的逻辑波形产生电路，与高压驱动电路相结合实现了可编辑的高压脉冲序列产生电路，使不同结构或同一结构不同参数的显示屏可以共享一套电路系统，降低PDP 研发成本，缩短研发周期。实验表明，采用同步电路设计的波形产生电路，工作稳定，输出波形光滑无“毛刺”。
第十讲 FPGA设计常用IP核-锁相环
点拨FPGA之入门大串讲之一学习误区
第1讲：FPGA系统设计基础--华清远见fpga培训视频教程
第5讲：Verilog HDL语法二:任务与函数--华清远见
第2讲：从零开始设计FPGA最小系统一核心电路
《基于VHDL的FPGA与NIOS II实例精炼》第三章
第9讲：FPGA系统设计技巧-乒乓操作--华清远见
第10讲：FPGA设计常用IP核-锁相环--华清远见
x
畅学电子
