用 Verilog HDL进行可综合 RTL设计概述.pdf-资料-硬件设计-EDA软件 - 畅学电子网

用 Verilog HDL进行可综合 RTL设计概述.pdf

我要纠错

时间:05-13 16:41 查看:1673次下载:162次

立即下载0金币
215.95 KB

简介：

Verilog HDL是一种很流行的硬件描述语言，不仅用于可综合RTL描述，包括组合逻辑描述和时序逻辑描述，还可用于层次化设计，广泛应用于集成电路设计领域。在使用过程中，为了约束RTL设计工程师的行为，还行成了RTL代码风格。

标签：

硬件描述语言可综合代码风格

分享到：

添加到书包

已有0条评论

暂时还没有评论哟，快来抢沙发吧

添加一条评论

只有登录用户才能评论，请先登录或注册哦！

相关视频» 更多

最新资料» 更多

热门资料» 更多

资料创建人

畅学e

畅学e（上将）

金币：13732个|学分：13890个

相关资料» 更多

最新下载成员

还没人第一个吃螃蟹啊，快来下载吧

课程推荐» 更多

相关文章» 更多

相关计划» 更多

畅学电子网，带你进入电子开发学习世界

专业电子工程技术学习交流社区，加入畅学一起充电加油吧！

畅学电子网订阅号