第1部分：命令规则每个文件只包含一个module；除parameter外，信号名全部小写，名字中的；由parameter定义的常量要求全部字母大写，；推荐用parameter来定义有实际意义的常数，；板在位信息、LED亮灯状态、电源状态、电扇状态等；信号名长度不超过20字符；避免使用Verilog和VHDL保留字命令；建议给信号名添加有意义的前缀或后缀，命名。
Verilog HDL设计与实战第26章 基于Qsys的自定义外设与指令
Verilog HDL设计与实战第21章 基于Qsys的第一个Nios II 系统
第5讲：Verilog HDL语法二:任务与函数--华清远见
至芯科技FPGA视频教程之verilog与vhdl
Verilog HDL设计与实战第1章 ModelSim仿真工具与Quartus II操作
第6讲：Verilog HDL语法三:有限状态机--华清远见
Verilog HDL设计与实战第6章 Verilog HDL的顺序语句
第4讲：Verilog HDL语法一常用语句--华清远见
x
畅学电子
