本文提出了一种准循环低密度奇偶校验码的低复杂度高速编码器结构。通过利用循环矩阵的结构特性, 增加少量的硬件开销就可以提高编码器的并行度, 得到一种基于并行结构的编码算法, 提高了编码器的吞吐量。
第十讲 FPGA设计常用IP核-锁相环
点拨FPGA之入门大串讲之一学习误区
第1讲:FPGA系统设计基础--华清远见fpga培训视频教程
第5讲:Verilog HDL语法二:任务与函数--华清远见
第2讲:从零开始设计FPGA最小系统一核心电路
《基于VHDL的FPGA与NIOS II实例精炼》第三章
第9讲:FPGA系统设计技巧-乒乓操作--华清远见
第10讲:FPGA设计常用IP核-锁相环--华清远见
x