Verilog中的变量有线网类型和寄存器类型。线网型变量综合成wire，而寄存器可能综合成WIRE，锁存器和触发器，还有可能被优化掉。
Verilog HDL设计与实战第26章 基于Qsys的自定义外设与指令
Verilog HDL设计与实战第21章 基于Qsys的第一个Nios II 系统
第5讲：Verilog HDL语法二:任务与函数--华清远见
至芯科技FPGA视频教程之verilog与vhdl
Verilog HDL设计与实战第1章 ModelSim仿真工具与Quartus II操作
第6讲：Verilog HDL语法三:有限状态机--华清远见
Verilog HDL设计与实战第6章 Verilog HDL的顺序语句
第4讲：Verilog HDL语法一常用语句--华清远见
x
畅学电子
