源自板加工和装配要求的约束一直在推动着 PCB 设计的发展。当前，差分对、BGA、低压器件和高速并 行接口的设计要求给这些约束的应用蒙上了一层阴影。这些设计元器件生成了数量更多和容差更紧密的 高速约束。
想象一下，一名 PCB 设计人员在布局设计的后期阶段发现存在缺失或错误的高速约束。尝试修复该问题 可能需要启动一个高成本的重新设计周期，因为一个信号的布线更改很容易给邻近的信号带来问题。随 着问题如雪球般不断增加，可能需要大量返工，从而导致设计延迟和额外的成本。
此类情形表明，在 PCB 设计周期内尽可能早 地导入高速约束形式 的信号完整性要求极 其重要。在整个设计 周期内必须严格地管 理这些约束，以确保 完成的板设计具有正 确的电气性能。
Aberdeen Group 于 2010 年 进行的一次独立调查 表明，89% 的 PCB 设计 开发人员和 77% 的经 理表示他们通过技术 性能设计（例如信号完整性）来实现可制造性和成本目标（图 1）