-
FPGA侧重于设计具有某个功能的硬件电路，内部资源是VersaTiles（Actel FPGA）之类 ...
by
畅学电子 | 发表时间 2014-09-19
|22365次查看
-
最近在看彬哥的程序，看到彬哥把`include用的很酷，还有看xzy610030。博客说道，华为FP ...
by
永不止步步 | 发表时间 2015-06-08
|13831次查看
-
基于FPGA的74HC595驱动数码管动态显示--Verilog实现.由FPGA控制74HC595驱 ...
by
期待 | 发表时间 2015-04-09
|12251次查看
-
本文介绍Verdi软件在升级之后遇到的问题及对应的解决办法。 ...
by
齐欣 | 发表时间 2015-08-03
|11160次查看
-
用STM32F4DiscoVery开发板外接SD卡连接器，进行没有文件系统的读写操作，发现SD卡总是 ...
by
一帘幽梦飞 | 发表时间 2014-10-24
|10662次查看
-
task在综合的时候不能带有时序控制，它里面的变量都是局部变量，如果想用task持续的改变一个变量， ...
by
永不止步步 | 发表时间 2015-06-26
|10531次查看
-
整理了八道Verilog 常见面试题。 ...
by
永不止步步 | 发表时间 2015-10-17
|8884次查看
-
本文详尽介绍了利用Verilog实现带进位加法和减法器的方法，和oVerflow的实现，适用性很广， ...
-
分析了SGPIO总线的数据传输机制，用CPLD模拟SGPIO总线协议来实现并行数据的串行传输，并将其 ...
by
倩倩 | 发表时间 2014-06-20
|7769次查看
-
一部分工程师会使用Verilog来设计逻辑电路图，作为目前世界上最流行的两种硬件描述语言，Veril ...
by
YYJ | 发表时间 2015-04-21
|7709次查看
-
本文主要讲了vhdl与Verilog的区别，希望对你的学习有所帮助。 ...
by
晓晓nn | 发表时间 2017-10-27
|7620次查看
-
在很多地方都能看到，Verilog中if与case语句必须完整，即if要加上else,case后要加 ...
by
一帘幽梦飞 | 发表时间 2014-10-14
|7372次查看
-
在阐述微控制器的内部结构、存储器管理结构和指令集结构后，利用现场可编程门阵列丰富的逻辑资源，虚拟出传 ...
by
hcay | 发表时间 2014-10-21
|6673次查看
-
风河公司近日宣布，该公司已推出最新版的WindRiVerLinux。该Linux平台采用YoctoP ...
by
州仔 | 发表时间 2014-03-10
|6576次查看
-
FPGA驱动LCD1602，其实就是通过同步状态机模拟单片机驱动LCD1602，由并行模拟单步执行， ...
by
期待 | 发表时间 2015-04-09
|6363次查看
-
对于一个module中同一个输入输出或者变量在一个always语句中赋值。同时为了增强代码的可读性， ...
by
永不止步步 | 发表时间 2015-06-08
|5811次查看
-
input wire clk, ...
by
一帘幽梦飞 | 发表时间 2014-10-27
|5790次查看
-
VerilogHDL/VHDL开发之Verilog实现冒泡排序 ...
by
lotuse | 发表时间 2016-09-23
|5357次查看
-
Vivado可以将自己的Verilog代码设计封装成IP，然后在设计中调用该ip.ip还可以配置参数 ...
by
期待 | 发表时间 2015-04-11
|4898次查看
-
美国科技博客The Next Web今天刊登题为《为什么越来越多的亚洲应用开发者对Android的重 ...
by
州仔 | 发表时间 2014-02-28
|4867次查看
畅学电子
