-
在逻辑设计领域，只涉及单个时钟域的设计并不多。尤其对于一些复杂的应用，FPGA往往需要和多个时钟域的 ...
by
黑魔 | 发表时间 2014-06-24
|2393次查看
-
对跨时钟域数据的处理 ...
by
永不止步步 | 发表时间 2014-03-21
|2076次查看
-
很多人询问关于约束、时序分析的问题，比如：如何设置setup，hold时间？如何使用全局时钟和第二 ...
by
Dabing | 发表时间 2015-02-09
|2025次查看
-
介绍了USB2.0设备控制器IP核的AHB接口的设计。解决了双时钟域问题；实现了多事务DMA控制，减 ...
by
lihong | 发表时间 2016-03-11
|1975次查看
-
在逻辑设计领域，只涉及单个时钟域的设计并不多。尤其对于一些复杂的应用，FPGA往往需要和多个时钟 ...
by
露水非海 | 发表时间 2016-05-18
|1865次查看
-
在数字电路设计中，时钟信号是一种在高态与低态之间振荡的信号，决定着电路的性能。在应用中，逻辑可能在上 ...
by
露水非海 | 发表时间 2016-03-22
|1385次查看
-
本文介绍跨时钟域的数据传递方法,是针对2个同源的时钟信号，大家一起看下。 ...
by
银火虫 | 发表时间 2016-04-27
|1337次查看
-
本文主要介绍单比特信号跨时钟域处理问题，感性趣的朋友可以参考下。 ...
-
考虑到目前可用ADC的采样速度以及典型ADC内部的众多不同电压和时钟域，一般建议把不同电源输入分开。 ...
by
凯瑞 | 发表时间 2015-04-22
|1268次查看
-
随着FPGA设计越来越复杂，芯片内部的时钟域也越来越多，使全局复位已不能够适应FPGA设计的需求，更 ...
by
永不止步步 | 发表时间 2014-02-24
|1230次查看
-
本文在CycloneⅢFPGA中实现异步FIFO和锁相环(PLL)结构的设计，避免复杂的时钟管理，简 ...
by
YYJ | 发表时间 2015-05-15
|1225次查看
-
说到异步时钟域的信号处理，想必是一个FPGA设计中很关键的技术，也是令很多工程师对FPGA望而却步的 ...
by
永不止步步 | 发表时间 2015-03-06
|1211次查看
-
FPGA:跨时钟域数据交互 ...
by
黑魔 | 发表时间 2014-03-15
|1152次查看
-
今天要带大家学习的是在FPGA设计中经常要遇到的设计技巧与思想，即乒乓操作，串并转换，流水线操作和跨 ...
by
露水非海 | 发表时间 2016-05-18
|1146次查看
-
本文主要把FPGA异步时钟设计中产生的问题，原因以及解决问题所采用的同步策略做了详细的分析。其中双锁 ...
by
宝啦宝呀 | 发表时间 2015-05-11
|1129次查看
-
如果你E文还不错(该不会比我这个4次都没过掉4级考试的家伙差吧，~_~)，那么去享受原文吧。或者你可 ...
by
永不止步步 | 发表时间 2015-03-06
|1122次查看
-
本文提出了多时钟域逻辑设计中的一般问题,介绍了异步电路设计中同步化处理的重要作用,分析了触发器失效的 ...
by
期待 | 发表时间 2015-05-26
|1030次查看
-
本文提出一种新颖的异步FIFO设计方案，它通过先比较读写地址并结合象限检测法产生异步的空/满标志，再 ...
by
畅学e | 发表时间 2015-05-13
|1013次查看
-
只有最初级的逻辑电路才使用单一的时钟。大多数与数据传输相关的应用都有与生俱来的挑战，即跨越多个时钟 ...
by
hcay | 发表时间 2015-02-05
|979次查看
-
记得有一位博友不久前发过一篇文章，是关于滤除毛刺的多种方法的，其中提到了用同步的方法滤除毛刺。这篇文 ...
by
永不止步步 | 发表时间 2015-08-27
|950次查看
畅学电子
