搜索: 时钟域 - 畅学电子网

提出了一种节能并可升级的异步FIFO的FPGA实现。此系统结构利用FPGA内自身的资源控制时钟的暂停 ...

by Me|上传于 2015-12-16 |163次下载

在大规模集成电路设计中，一个系统包含了很多不相关的时钟信号，当其目标域时钟与源域时钟不同时，如何 ...

by YYJ|上传于 2015-05-15 |163次下载

在研究了JEDEC制定的DDR2标准的基础上，基于对DDR2快速测试的目的，设计了一种带自测功能的新 ...

by 永不止步步|上传于 2014-08-25 |163次下载

《深入浅出玩转FPGA》，作者吴厚航，由北京航空航天大学出 ...

by 畅学电子|上传于 2015-04-27 |162次下载

《Altera FPGA/CPLD设计(高级篇)》结合作者多年工作经验，深入地讨论了Altera F ...

by 晴空万里|上传于 2014-07-26 |162次下载

FIFO通常用于时钟域的过渡，是双时钟设计；在大多数情况下，FIFO工作于独立的两个时钟之间，本文着 ...

by 微笑眼泪|上传于 2015-08-22 |162次下载

基于FPGA的数字系统设计中大都推荐采用同步时序的设计，也就是单时钟系统。但是实际的工程中，纯粹单时 ...

by 齐欣|上传于 2015-07-31 |162次下载

异步电路设计的关键就是把数据或控制信号正确地进行跨时钟域传输, 同时防止亚稳态的出现。如果对跨时钟域 ...

by 齐欣|上传于 2015-07-31 |162次下载