搜索: 时钟域 - 畅学电子网

图1是一个跨时钟域的异步通信实例，发送域和接收域的时钟分别是clk_a和clk_b。这两个时钟频率不同，并且存在一定的相位差。对于接收时钟域而言，来自发送时钟域的信号data_a2...

来自 51讨论交流|by 粽子糖果 |发表时间 2016-10-14 |0个回复

这段时间去面试了几家公司，发现比较大的公司相对于重视基础问题。这里边又有几个问题特别的突出。他们是：同步时钟设计、亚稳态、异步FIFO。可以说，这些个问题要是弄清楚了，就至少满足了...

来自 FPGA讨论组|by 永不止步步 |发表时间 2017-03-18 |0个回复

几乎每个FPGA设计都离不开复位，但很多工程师都没有真正关心过复位的设计。当你遇到一些奇怪的问题，也许就是由复位不当引起的。对于同步单元，可以选择同步复位、异步复位或者不复位。...

来自 FPGA讨论组|by 永不止步步 |发表时间 2017-04-05 |0个回复

1.硬件设计基本原则 1)速度与面积平衡和互换原则：一个设计如果时序余量较大，所能跑的频率远高于设计要求，能可以通过模块复用来减少整个设计消耗的芯片面积，这就是用速度优势换面...

来自 CPLD交流|by 粽子糖果 |发表时间 2017-08-28 |0个回复

1：什么是同步逻辑和异步逻辑？（汉王）同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。答案应该与上面问题一致〔补充〕：...

来自面试考题及资料汇总|by 银火虫 |发表时间 2016-06-23 |0个回复

考刚开始时虑到不会签华为，所以就没打算去参加华为的面试，但是后来仔细想了想这应该是一次满正规的面试，也许会对后面的面试有所帮助，所以就选择去了。面试安排时间为9月16号下午2:50...

来自面试技巧与经验分享|by 永不止步步 |发表时间 2015-10-17 |0个回复

一个合格的FPGA工程师需要掌握哪些知识？这里根据自己的一些心得总结一下，其他朋友可以补充啊。　　1.Verilog语言及其于硬件电路之间的关系。　　2.器件结构（最好熟练掌握Sp...

来自 FPGA|by 银火虫 |发表时间 2016-06-12 |0个回复

从这个模块要实现的功能说起吧，如图1所示，实现的功能其实很简单的，就是一个频率计，只不过FPGA除了脉冲采集进行计数外，还要响应CPU的控制。图1 功能模块

来自 FPGA|by 银火虫 |发表时间 2016-06-13 |0个回复

一、特点单向通道体系结构：信息流只以单方向传输，简化时钟域间的桥接，减少门数量。当信号经过复杂的片上系统时，减少延时。支持多项数据交换：通过并行执行猝发操作，极大地提高了数...

来自 FPGA|by 粽子糖果 |发表时间 2016-09-26 |0个回复

从大学时代第一次接触FPGA至今已有10多年的时间，至今记得当初第一次在EDA实验平台上完成数字秒表、抢答器、密码锁等实验时那个兴奋劲。当时由于没有接触到HDL硬件描述语言，设计都...

来自 FPGA|by 一见钟情 |发表时间 2016-10-17 |0个回复

我们先谈一下FPGA基本知识： 1、硬件设计基本原则 FPGA(Field-Programmable Gate Array)，即现场可编程门阵列，它是在PAL、GAL、CPLD...

来自 FPGA|by 粽子糖果 |发表时间 2016-11-09 |0个回复

1.硬件设计基本原则 1)速度与面积平衡和互换原则：一个设计如果时序余量较大，所能跑的频率远高于设计要求，能可以通过模块复用来减少整个设计消耗的芯片面积，这就是用速度优势换面...

来自 FPGA|by 粽子糖果 |发表时间 2017-08-28 |0个回复