-
今天做了一个实验,发现从Quartus II的Tools菜单下执行TCL脚本,如果TCL脚本里调用了其它TCL脚本,那么所有的TCL脚本就必须放在工程目录下,否则被调用的TCL脚本...
-
近期项目的板卡焊接回来,开始进行硬件调试。在调试FPGA最小电路能否正常工作的时候,出现了这样一个问题:用JTAG烧写器往FPGA中烧写配置文件的时候,文件可以正常烧写,但是FPG...
-
最近在整SOPC,在xilinx的EDK开发环境中开发自己的IP,自己的IP中又要调用xilinx ISE中的一些IP,例如ram、rom、clock等,一直苦于不知道如何调用,找...
-
Xilinx的FPGA设计有一套自己的开发工具——ISE。ISE功能强大,其中最重要一个就是它里面自带了大量的程序模板,使得设计人员不需要自己手动敲一些重复...
-
WIDTH=64;这里将一副64*64bmp格式的灰度图数据做成.mif文件以便FPGA可以方便的读进RAM。
bmp前54字节是位图文件头和位图信息头,我们要提取的是54字节后...
-
在ISE14.2中使用IP核,在Core Generator中新建工程,选用Virtex-5的板子,型号为xc5vlx110t-1ff1136,然后找到DSP48 marco,配置...
-
Error:
Can't launch the ModelSim-Altera software -- the path to the location...
-
所需软件:Quartus/ISE、EZ-USB_devtools、Labview与VISA驱动
步骤:
1,安装Quartus/ISE、EZ-USB_devtools、Labv...
-
soc中如果让FPGA和HPS同时控制某一个输入或输出会不会出现矛盾?
这是我之前问别人的一个问题。
其实答案很明显,让FPGA和HPS同时控制某一个输入或输出是不可能的事情。...
-
问题:将Quartus软件从11.0升级到13.0sp1后发现代码的中文注释全变成乱码了
解决:用第三方的代码编辑软件将原先的程序文件保存成“UTF-8 无BOM&r...
-
本来想着把GTX后面两篇博文找时间写了,但是最近实在是忙,一直在搭图像处理的AXI框架和整FPGA-DSP双平台的板子,下面先和大家分享一下调试心得。
最近调试一块新的Artix...
-
板子上因为IO口不够用,采用了一个I2C转8路GPIO的芯片PCF8574(tssop20),控制Darlington管MC1413,驱动后端的7个Relay。
控制逻辑简图:
...
-
最近有个FPGA+DSP架构的项目,安装了DSP的开发环境CCS,这里介绍下CCS的使用方法。说明:开发TMS320C6678,建议使用CCS5.0以上版本,以下介绍基于CCS5....
-
ISP(In-System Programmable;在线编程)。ISP笼统的说就是在线编程,把单片机焊到电路板上,如果发现程序哪里有不合适的地方,可以直接通过pc进行编程,而不用...
-
随着FPGA设计复杂程度越来越高,芯片内部逻辑分析功能显得越来越重要。硬件层次上的逻辑分析仪价格十分昂贵,而且操作比较复杂。目前,FPGA芯片的两大供应商都为自己的FPGA芯片提供...
-
(一)Quartus警告解析 1.Found clock-sensitive change during activeclock edge at time<tim...
-
Error: Specified license is not valid forthis machine
Quartus II 软件没有破解好,重新破解试...
-
module datainput(DVAL,LVAL,FVAL,in,clk_m,Y_data,C_data);
input LV...
-
WARNING:PhysDesignRules:372 - Gated clock. Clock net rd_en&n...
-
驱动安装
-问题描述
Windows7系统对驱动程序的使用要求有数字签名,否则无法正常使用 -问题解决 开机按F8界面,选择禁用驱动程序签名强制
时序仿真...