搜索: 17 - 畅学电子网

[ 话题 ] quartus ii 时序仿真出现了问题

两个输入管脚分别输入了一个时钟信号，而且两个信号是反相的。输出之后应该是输出端s位高电平，co为低电平才对的，但是输出出现了一些峰刺还是什么的。用功能仿真就没有这个问题。请大家帮忙...

来自 FPGA|by 粽子糖果 |发表时间 2016-09-29 |1个回复

[ 话题 ] 详细分析PCB上FPGA的同步开关噪声问题

系统级SSO的形成机制带FPGA的PCB是一个复杂的系统，可将其分为包含有源电路的晶片部分、带有嵌入式无源器件的支撑走线的封装部分，和为FPGA与外部提供连接的电路板部分。在此...

来自 FPGA|by 粽子糖果 |发表时间 2016-10-12 |0个回复

[ 话题 ] ise烧录文件到板子中的步骤

前面的约束、综合、实现都正常通过后1. 执行烧录程序：右键单击“ Configure Target Device" 图标 &nb...

来自 FPGA|by 粽子糖果 |发表时间 2016-10-19 |0个回复

[ 话题 ] Verilog中的阻塞与非阻塞语句

关于阻塞：计算RHS并更新LHS，此时不能允许有来自任何其他Verilog语句的干扰。所谓阻塞的概念是指在同一个always块中，其后面的赋值语句从概念上（即使不设定延迟）是在前...

来自 FPGA|by 粽子糖果 |发表时间 2016-11-09 |0个回复

[ 话题 ] 实例解析FPGA配置电路设计

我们所说的FPGA配置电路，一方面要完成从PC上把bit文件下载到FPGA或存储器的任务，另一方面则要完成FPGA上电启动时加载配置数据的任务。在开始设计FPGA的配置电路之前，我...

来自 FPGA|by 粽子糖果 |发表时间 2016-11-11 |0个回复

[ 话题 ] FPGA&CPLD学习心得

1.硬件设计基本原则 1)速度与面积平衡和互换原则：一个设计如果时序余量较大，所能跑的频率远高于设计要求，能可以通过模块复用来减少整个设计消耗的芯片面积，这就是用速度优势换面...

来自 FPGA|by 粽子糖果 |发表时间 2017-08-28 |0个回复

[ 话题 ] FPGA & Verilog开发经验

1. wire与reg之外的数据类型不要在verilog代码中出现。 2. assign(组合逻辑)与always之外的语句不要在verilog代码中出现。 3. 一个modu...

来自 FPGA|by 粽子糖果 |发表时间 2017-09-08 |0个回复

[ 话题 ] FPGA控制舵机程序

舵机一个常见的舵机有三个连接线。黑色：电源地红色：电源（5伏直流）白色：控制引脚（PWM） PWM控制舵机位置。伺服系统每20毫秒要有一个脉冲，以便获得正确的角度...

来自 FPGA|by 粽子糖果 |发表时间 2017-09-19 |0个回复

[ 话题 ] 详述FPGA设计经验

在IC工业中有许多不同的领域，IC设计者的特征也会有些不同。在A领域的一个好的IC设计者也许会花很长时间去熟悉B领域的知识。在...

来自 FPGA|by 一见钟情 |发表时间 2017-12-28 |0个回复

[ 话题 ] 电子工程师的必备技能

一些初学者会问，我对电子这个行业很感兴趣，但我没有基础，不知道从哪里开始学；也有一些求职者会问，我想找一份高薪的工作，但我不知...

来自职场经验交流|by 粽子糖果 |发表时间 2017-03-21 |0个回复

[ 话题 ] 探究多层电路板的奥秘

PCB各层间区别信号层(Signal Layers) Altium Designer最多可提供32个信号层，包括顶层(Top Layer)、底层(Bottom Layer)和...

来自 EDA学习交流|by 银火虫 |发表时间 2016-06-06 |0个回复

[ 话题 ] AD转换设计中的基本问题整理

看到一片关于AD转换设计中的基本问题整理博文，特地转载过来和大家共分享。了解数据转换器错误及参数 1.如何选择高速模数转换之前的信号调理器件;如何解决多路模数转换的同步问题?...

来自 EDA学习交流|by 银火虫 |发表时间 2016-06-07 |0个回复

[ 话题 ] 过压、过流、过温保护器件之选型技巧

电路保护主要有三种形式：过压保护、过流保护和过温保护。选择适当的电路保护器件是实现高效、可靠的电路保护设计之关键的第一步，那么，如何合理选...

来自 EDA学习交流|by 银火虫 |发表时间 2016-06-16 |0个回复

[ 话题 ] 个人总结四层板布线注意事项

一：基本步骤与线宽:地线>电源线>重要的信号线>....（有关层的概念） 1000mils=25。4毫米=2。54厘米1毫米=39。37mils VIA不要与...

来自 EDA学习交流|by 粽子糖果 |发表时间 2016-09-08 |0个回复

[ 话题 ] EDA工具Quartus II的安装以及安装破解文件

安装QuartusII6.0软件 PC机系统配置要求: 1. CPU在奔腾II400MH以上,内存在512M以上； 2. 大于1GB的安装空间； 3. Win2000或Wi...

来自 EDA学习交流|by 一见钟情 |发表时间 2016-09-10 |0个回复

[ 话题 ] Cadence16.5最新破解教程

Cadence16.5最新破解教程 Cadence是一个功能强大的电路设计软件，功能上没得说，就是安装是个大问题。很多人安装好多遍都无法成功，最后不得不清理注册表，甚至重装系统。...

来自 EDA学习交流|by 粽子糖果 |发表时间 2016-09-23 |0个回复

[ 话题 ] Verilog中占空比与分频的确定

在verilog程序设计中，我们往往要对一个频率进行任意分频，而且占空比也有一定的要求。这样的话，对于程序就会有一定的要求，本篇文章将在前人经验的基础上做一个简单的总结，实现对一个...

来自 EDA学习交流|by 粽子糖果 |发表时间 2016-10-11 |0个回复

[ 话题 ] Quartus II 版本问题解决方案

问题1：在做一个项目时，发现该项目（主要才用原理图设计）可以在Quartus 9.0版本上编辑，但是无法编译通过，表现在会提示一个弹窗的错误，选择no可以继续进行，...

来自 EDA学习交流|by 永不止步步 |发表时间 2017-04-21 |0个回复

[ 话题 ] Allegro元件封装(焊盘)制作教程

在Allegro系统中，建立一个零件（Symbol）之前，必须先建立零件的管脚（Pin）。元件封装大体上分两种，表贴和直插。针对不同的封装，需要制作不同...

来自和小哥一起学Allegro|by 期待 |发表时间 2015-09-17 |0个回复

[ 话题 ] Proteus软件介绍

Proteus软件是英国Lab Center Electronics公司出版的EDA工具软件（该软件中国总代理为广州风...

来自 Proteus电路仿真|by Princeb |发表时间 2015-06-29 |0个回复