-
Cadence Allegro SKill 语言出Gerber创建Film层信息的API
Cadence Allegro SKill 能够极大的扩展Cadence ...
-
当你经过几十个小时的艰苦奋战，终于把板子布完，而当你兴冲冲准备出Gerber文件丢给板厂打样，尽早结束噩梦时，却发现Allegro报错“Dynamic shapes a...
-
1)IPC-ESD-2020: 静电放电控制程序开发的联合标准。包括静电放电控制程序所必须的设计、建立、实现和维护。根据某些军事组织和商业组织的历史经验，为静电放电敏感时期进行处理...
-
1、如何选择 PCB 板材？
选择 PCB 板材必须在满足设计需求和可量产性及成本中间取得平衡点。设计需求包含电气和机构这两部分。通常在设计非常高速的 PCB...
-
关于出现 Protel 99 SE 'Format '%x' invalid or incompatible with argument' 的分析。
之前在笔记本上从来没出现过这...
-
拼板主要的问题是节约生产的成本。对于PCB拼板宽度≤260mm～300mm，根据产线的不同而不同。因为我们可能有很多物料，本身加工设备一个料枪对应一个模组，因此如...
-
MARK点作用及类别MARK点分类：1、单板MARK，其作用为单块板上定位所有电路特征的位置，必不可少；2、拼板MARK，其作用拼板上辅助...
-
有时候在不增加PCB走线宽度的情况下提高走线通过的电流，通常是在PCB走线上镀锡（或叫上锡），下面以Protel DXP2004为例讲一下如何对需要上锡的走线处理。
...
-
流程
在设计时，在pcb图中设计出定位孔，这样可以在打印后，将两张纸对齐
将pcb通过打印机打出来
双面打印时，正面使用镜像打印，背面可以不用。
打印后，在太阳或灯光下，将...
-
PCB各层介绍和AltiumDesigner画PCB时的规则设置
好久没画过板了，最近因为毕设，硬件软件全部得自己来，不得不重新打开闲置很久的AltiumDesig...
-
下面谈谈我们LATOUT攻城狮对DDR3设计那些事情了，那么布局自然是首当其冲了。
对于DDR3的布局我们首先需要确认芯片是否支持FLY-BY走线拓扑结构，来确定我们是使用T拓扑...
-
PCB设计中差分信号的建立有多种方式，这里简单的介绍两种最常用见的两种设定方法：
（1）在命令菜单里建立差分信号
点菜单 Logic=>Assign Differenti...
-
工具： PADS 9.3
原理图：PADS Logic
## File -> New ; 新建个空白带border的图纸。
## 如果觉得默认sizeB的边...
-
一、QFN封装PCB设计基本介绍
QFN（Quad Flat No Lead）是一种相对比较新的IC封装形式，但由于其独特的优势，其应用得到了快速的增长。QFN是一种无引脚封装，...
-
传输线效应普遍存在于有缺陷高速电路PCB中，其含义为高频电磁波在导电介质中传输时发生的信号发射、干涉、振铃效应、天线效应、衰减、叠加等信号畸变的现象。解决传输线效应的一个有效方法是...
-
模拟信号尤其是类似0～数十MHz video信号宽带电路时，电路图上详细标示信号的流动路径与组件位置非常重要。图1 是电流复归型video 用OP 增幅器HA-5020 构成的影像...
-
PCB设计中层叠结构的设计建议：
1、PCB叠层方式推荐为Foil叠法
2、尽可能减少PP片和CORE型号及种类在同一层叠中的使用（每层介质不超过3张PP叠层）
3、两层之间...
-
使用Allegro时修改shape的网络节点方法：
①选择shape->Select Shape or Void/Cavity
②选择要修改的shape
③点击（....
-
在整个生产流程中，有很多的控制点，有一丁点的不小心，板子就会坏掉，电路板厂PCB质量问题是层出不穷的，这点也是一...
-
自从六月以来，与 iPhone 8 相关的爆料就从来没停过。这些爆料信息真真假假，扑朔迷离，甚至有的互相矛盾。不过有一点可以肯...
畅学电子
