-
目前总共用到了四个中断向量，我觉得已经把G2553的所有定时器中断都用到了。
定时...
-
如题, 这个是网上所谓的变态版的3线SPI总线:一根时钟线,一根使能线,一根双向IO线.
一个模块,两个文件:
//spi3.c#include "typedef....
-
TI MSP430系列单片机，usart模块的波特率值设定是通过以下三个寄存器决定的：UxBR0,UxBR1,UxMCTL
波特率＝BRCLK/N ,主要是计算出N。...
-
一、 开题报告的含义与作用 开题报告，就是当课题方向确定之后，课题负责人在调查研究的基础...
来自
毕业设计|by
期待 |发表时间 2015-09-17
|0个回复
-
这个是编程器的原理图，已经做成实物在出售了，电路没有任何问题
这个是PCB布线图，线路没有任何问题，需要的朋友可加我Q购买PCB板或套件。
这个是PCB板的3D图。
&nbs...
来自
毕业设计|by
期待 |发表时间 2015-09-17
|0个回复
-
求意见
上电后的效果，图中是第八号选手抢答
实物图
原理图
来自
毕业设计|by
期待 |发表时间 2015-09-23
|0个回复
-
因工作需要，最近在测试FLASH，正好手头有NUC505，便用来进行测试。测试了很多厂家的x25x系列的芯片，GIGADEVICE，WINBOND,EON,AMIC等...
-
if(clk_bps) begin &...
-
FPGA成长之路第一篇！
学习FPGA几个月以来 第一篇文章，我不擅长文字表达；就直奔主题了。
今天快下班闲来无事，在写一个点亮数码管的代码，手一抖，突然把编辑区...
-
一个8字节的数据可表示为data[64-8*x-1:8]，冒号前的表示上限，冒号后面的8表示位宽。又例如：data[64-x*8-1:64-(x+1)8],此种表示方法在Model...
-
//------------------- //18B20驱动程序 by zmz // 2008.4.19 //-------------------...
-
今天做了一个实验，发现从Quartus II的Tools菜单下执行TCL脚本，如果TCL脚本里调用了其它TCL脚本，那么所有的TCL脚本就必须放在工程目录下，否则被调用的TCL脚本...
-
最近在整SOPC，在xilinx的EDK开发环境中开发自己的IP，自己的IP中又要调用xilinx ISE中的一些IP，例如ram、rom、clock等，一直苦于不知道如何调用，找...
-
Xilinx的FPGA设计有一套自己的开发工具——ISE。ISE功能强大，其中最重要一个就是它里面自带了大量的程序模板，使得设计人员不需要自己手动敲一些重复...
-
WIDTH=64;这里将一副64*64bmp格式的灰度图数据做成.mif文件以便FPGA可以方便的读进RAM。
bmp前54字节是位图文件头和位图信息头，我们要提取的是54字节后...
-
昨晚项目调试的时候遇到一个问题：
输入IQ交织、有符号的复信号，时序是：
iq_data&...
-
Error:
Can't launch the ModelSim-Altera software -- the path to the location...
-
我用的EPM3128ATC100-10这个芯片，这个芯片输出脚或者输入输出脚默认的上电状态都是高电平，在quartusII里好像不能找到引脚初始状态的设置，我在程序里这样写，感觉方...
-
http://www.eeskill.com/article/id/38054 就是这篇文章
-
这是刚开始学习FPGA时候，积累的一点资料。
具体如下，其实作者强调了在用FPGA做设计的时候，要注意同步设计，盲目的使用
信号做时钟，在时序分析上有很大问题，隐含着很大风险。...
畅学电子
