-
TOP 顶层 PCB设计走线和放元器件
BOTTOM 底层 PCB设计走线和放元器件
LAYER- 3至LAYER-120 普通层 可以PCB设计走线，但不可放元器件。不需要那...
-
原因说明： PCB的封装没有加载进去
解决办法：
1. 我首先先自己画好了封装，放在我的文件夹里面
2.进入这里
&n...
-
PAckAge Geomerty 封装的几何尺寸 Assembly 装配层 表示元器件的实体大小，贴片机焊接时候才用得到
PAstemAsk 钢网层 是正显层 有表示有 无表...
-
PCB走线时与元器件相连的线为什么是绿色的？而且下面的细线还不消失！An>
An>
-
由于电感不好固定，我准备画一个长24cm宽1cm的PCB板，但是Ad黑底限制为15cm，怎样修改这个限制，在线等An>
-
-
原理图原理图生成PCB时老出错，改了好久改不对，求大神指点，An>
An>
-
Protel99se怎么能导出或者打印可以查找元器件的PDF格式的原理图
以前原理图都是用虚拟打印机直接出来的，后来做软件的同事这样的原理图不能查找，调试不方便，我就只能通过AD...
-
CAdence Allegro 的设置参数选项那可是叫巨多，也分得很细，有些经常设置的参数也要一层层的打开对应的选项目录，比较繁琐，或者有时会忘记对应的设置参数在哪个子目录下。好在...
-
CAdence Allegro PCB 铺铜(覆铜)ShApe呈格点状填充而不是完整全铜显示问题&ndAsh;Allegro技巧An>
CAdence Allegro P...
-
CAdence Allegro SKill 语言出Gerber创建Film层信息的APIAn>
CAdence Allegro SKill 能够极大的扩展CAdence ...
-
当你经过几十个小时的艰苦奋战，终于把板子布完，而当你兴冲冲准备出Gerber文件丢给板厂打样，尽早结束噩梦时，却发现Allegro报错“DynAmic shApes A...
-
CAdence Allegro PCB ShpAe 如何设置透明度,使铺铜ShApe半透明显示&ndAsh;Allegro技巧An>
如何使得CAdence Allegr...
-
CAdence Allegro 如何关闭铺铜(覆铜)shApe的显示和设置shApe显示模式&ndAsh;Allegro小技巧An>
CAdence Allegro 画完...
-
CAdence Allegro 网表成功导入，准备布局布线，把器件的飞线打开，预估一下器件间的网络连接关系，却发现很凌乱有木有，电源、地网络鼠线显示的一堆，非常碍眼。
其实电...
-
CAdence Allegro PCB Editor 如何导出封装库 复用现有PCB板上的封装库 将偷懒进行到底An>
CAdence Allegro PCB Edito...
-
1 、电源、地线的处理
既使在整个PCB板中的布线完成得都很好，但由于电源、 地线的考虑不周到而引起的干扰，会使产品的性能下降，有时甚至影响到产品的成功率。所以对电、...
-
高速An>PCB设计布线系统的传输速率在稳步加快的同时也带来了某种防干扰的脆弱性，这是因为传输信息的频率越高，信号的敏...
-
当PCB设计通过了最后一轮审核，也得到了所有需要的人的批准，你可能觉得终于大功告成了。但事实上，事情还没没有结束，一个优秀的设计到成为一个产品之前还有最后一步，即使你已经准备好了所...
-
很多人都觉得An>An>An>pcbAn>An>An>lAyout的工作是很枯燥无聊的，每天对着板子成千上万条走线，...
畅学电子
