-
关于PCB布板，尤其是新功能的板子，按照我的经验 一般按照以下的流程画板子
一、元器件布局
对于我来说，放置完元器件，布线工作基本上就完成了绝大部分...
-
用CADENCE的Allegro进行Layout设计，遇到多次卡顿的现象了。
具体现象是这样的，在进行一些个人认为没有问题的操作时，不知道从哪一步开始软件运行十分卡顿，例如：从某...
-
使用&nBsp;Ultra LiBrarian生成PCB库我用到最多的了。并且其中更多的是应用于来自TI的一些产品的封装设计。
然而一直...
-
对于电子工程师来讲，尤其是硬件工程师，必须能够看懂并且认真分析每个元器件的spec，这对于设计电路系统来说至关重要。对于画封装来说，对于芯片外围尺寸的分析，定位布局好硬件设计板的关...
-
PADS画图，经常会遇到这样的需求，把一块PCB板的部分电路复制到另外一块板上去，通常有以下几种方法：
1.两边都点击ECO之后，再像复制WORD中的...
-
最近有个客户的项目转过来，是用PROTEL的，本人十几年没用PROTEL，发现都不会用了。试用了一下，发现这个软件依旧是很慢很卡的样子。算了，转换为熟悉的是ALLEGRO再画好了。...
-
关于等长
第一次听到“绕等长工程师”这个称号的时候，我和我的小伙伴们都惊呆了。每次在研讨会提起这个名词，很多人也都是会心一笑。&nBsp;
...
-
这个案例的问题是这样的：&nBsp;
某客户有一个板子需要新增一部分功能，想将原来的小板改为大板，但出于成本考虑，又将原来的8层板改为了6层板，板子做出来后在实际测试时DDR3只...
-
&nBsp; &nBsp; &nBsp;平常大家耳熟能详的规则来自于什么地方？&nBsp;&nBsp;&nBsp;&nBsp;&nBsp; 1、 公司前辈告诉你的设计经验&nBsp...
-
高速问题的表现有很多，过冲、串扰、振铃等等，为了方便归类研究，一些主流的仿真软件的厂商做了以下划分：&nBsp;
普通SI问题：即反射、串扰、过冲、下冲、单调性等；...
-
网上关于设计PCB的文章不计其数，在这里只总结下自己在工作中发现的一些注意点，都是错误之后的教训。
分为两部分：
第一部分：原理图
1，电源 &nBsp;
用电器的电压，这...
-
1.PCB原理图常见错误：
&nBsp;
（1）ERC报告管脚没有接入信号：
&nBsp;
a. 创建封装时给管脚定义了I/O属性；
&nBsp;
B.创建元件或放置元...
-
&nBsp; &nBsp; &nBsp; PCB上的任何一条走线在通过高频信号的情况下都会对该信号造成时延时，蛇形走线的主要作用是补偿“同一组相关”信号线中...
-
&nBsp; &nBsp; &nBsp; 覆铜，就是将PCB上闲置的空间作为基准面，然后用固体铜填充，这些铜区又称为灌铜。敷铜的意义在于，减小地线阻抗，提高抗干扰能力;降低压降，提...
-
PADS9.3 画图。最后铺铜。鼠标右键&nBsp;&nBsp;select shapes&nBsp;&nBsp;,选中copper pour&nBsp;&nBsp;,右键 flo...
-
PCB设计中的电磁波
电磁波（又称电磁辐射）是由同相振荡且互相垂直的电场与磁场在空间中以波的形式移动，其传播方向垂直于电场与磁场构成的平面，有效的传递能量和动量。电磁辐射可以按照...
-
&nBsp;
&nBsp;
-
Orcade原理图导入到allegro PCB后，画好边框就可以通过quickplace 将元件放到边框的四周了。这个比较easy，但是place的元件比较杂乱无章，后面PCB布局...
-
元件的间距不够，导致元件之间边缘有重叠的部分。所以会变绿 如果你自己觉得在摆放元件是，元件之间的间距足够的话， 可以在电气规则里将元件之间的间距值修改小一些就OK了。
-
主要原因是菲林线路有划伤或涂覆网版上有垃圾堵塞，涂覆的抗镀层固定位露铜导致PCB短路。改善方法：1、菲林底片不得有沙眼、划伤等问题，放置时药膜面要朝上，...
畅学电子
