主要步骤:1.建立工程new->New project Wizard2.输入verilog文件new->verilog hdl file
来自
仿真|by
永不止步步 |发表时间 2017-03-23
|0个回复
1 电磁兼容( EMC ) 的概念
电磁兼容( Elec tr omagne tic Compat ibility , 简写...
注:exit()就是退出,传入的参数是程序退出时的状态码,0表示正常退出,其他表示非正常退出,一般都用-1或者1,标准C里有EXIT_SUCCESS和EXIT_FAILURE两个宏...
一、 如何建立多用户
提醒大家一句,别一直使用root用户,因为root用户在系统中有着至高无上的权力,一不小心就可能破坏...
一、 如何建立多用户
提醒大家一句,别一直使用root用户,因为root用户在系统中有着至高无上的权力,一不小...
一 、linux文件结构
文件结构是文件存放在磁盘等存贮设备上的组织方法。主要体现在对文件和目录的组织上。目录提供了管理文...
以后将在使用运放中接触到的关于运放的参数含义记在这里。最近在使用一款PGA,在PGA输入端接地时发现输出总有个矩形波信号,放大1000倍后非常明显,怀疑是电源引起的干扰。开始的时候...
汉王笔试 下面是一些基本的数字电路知识问题,请简要回答之。a) 什么是Setup 和Holdup时间?
Setup/hold time是测试芯片对输入信号和时钟信号之间的时间要求...
1. 数列求和
编写程序,输入一个正整数n,求下列算式的值。要求定义和调用函数fact(k)计算k的阶乘,函数返回值的类型是double。
1+1/2!+ .... ...
刚做完几个项目,来做点记录。跟大伙交流交流。本人没怎么做过电源。这个项目是头一个。一直做模拟信号高速信号的我,对待电源的认识很浅,望大家多...
1. FPGA概述
FPGA是英文Field Programmable Gate Array的缩写,即现场可编程门阵列,它是在PAL、GAL、EPLD等可编程器件的基础上进一步发...
来自
FPGA|by
银火虫 |发表时间 2016-05-28
|0个回复
最近一直在弄一个绘图的上位机,我觉得自己建模思想还不错,但是面向对象思维总是晕的。突然有一天发现,两者居然有这么对共同之处,完全可以相互启...
来自
FPGA|by
银火虫 |发表时间 2016-06-03
|0个回复
1) QuartusII对代码进行时序仿真时出现Error: Can't continue timing simulation because delay annotation i...
来自
FPGA|by
银火虫 |发表时间 2016-06-23
|0个回复
对按键计数,编译不通过!!module dc_counter(rstn,up,down,dout);InPut ...
1. wire与reg之外的数据类型不要在verilog代码中出现。
2. assign(组合逻辑)与always之外的语句不要在verilog代码中出现。
3. 一个modu...
对传统电子系统设计方法与现代电子系统设计方法进行了比较,引出了基于EDA技术的现场可编程门阵列(FPGA)电路,提出现场可编程门阵列(FPGA) 是近年来迅速发展的大规模可编程专用...
最近在用modelsim对设计进行仿真的过程中发现了一个非常有趣的问题。接下来,让我们跟随着一个设计的仿真来发现问题的原因所在。首先,以调用基于IP核的加法器为例。加法器IP核的参...
本文设计并制作了一种便于模拟汽车电磁阀实际工作状态的电源。根据电磁阀在汽车中的工作要求,对电磁阀在各种工作状态下的质量要求进行...