课设
毕设
论文
工具
软件
开发学习套件
礼品中心
助学活动
校园大使
讲师招募
黑板报
联系我们
畅学电子
首页
学习
单片机
硬件设计
软件开发
技术应用
基础课
课设毕设
电子竞赛
职场创业
课程
计划
项目
小组
登录
注册
文章
资料
视频
课程
课时
学习计划
项目
话题
小组
用户
[ 话题 ]
this signal is connected to multiple drivers
背景:Xilinx公司的FPGA ,ISE 13.4 开发环境, verilog HDL语言 问题描述:检查语法没有错误,用
Modelsim仿真
也可以,但...
来自
FPGA讨论组
|
by
永不止步步
|
发表时间 2017-03-18
|
0个回复
[ 话题 ]
Modelsim仿真
ROM的注意点
mif文件是用来给Quautus综合网表用的,而hex可以被用来作为
Modelsim仿真
的数据输入用。换句话说modelisim对mif文件不支持,而只对hex文件支持。 用mo...
来自
仿真
|
by
永不止步步
|
发表时间 2015-07-18
|
0个回复
[ 话题 ]
Modelsim仿真
遇到的问题
今天直接用modelsim建立工程仿真某个verilog文件,比较特殊的地方是,dcfifo属于原语调用的方式,如下图 当用quartus调用modelsim...
来自
仿真
|
by
永不止步步
|
发表时间 2017-02-18
|
0个回复
[ 话题 ]
Quartus II 版本问题解决方案
问题1: 在做一个项目时,发现该项目(主要才用原理图设计)可以在Quartus 9.0版本上编辑,但是无法编译通过,表现在会提示一个弹窗的错误,选择no可以继续进行,...
来自
EDA学习交流
|
by
永不止步步
|
发表时间 2017-04-21
|
0个回复
立即注册
畅学电子网,带你进入电子开发学习世界
专业电子工程技术学习交流社区,加入畅学一起充电加油吧!
已有畅学电子网帐号?
登录
可从合作网站帐号登录:
QQ
新浪微博
x