-
主要原因是菲林线路有划伤或涂覆网版上有垃圾堵塞，涂覆的抗镀层固定位露铜导致PCB短路。改善方法：1、菲林底片不得有沙眼、划伤等问题，放置时药膜面要朝上，...
-
在PCB助焊剂过波峰焊时，有客人发现PCB助焊剂会着火，特别是在夏季气温较高、风干物燥时，这种情况发生率相对较高。PCB助焊剂着火不仅带来了一定的经济损失，同时也易导致火灾引起对工...
-
问题1：什么是零件封装，它和零件有什么区别？答：
(1)零件封装是指实际零件焊接到电路板时所指示的外观和焊点位置。
...
-
1.两面板布线时，两面的导线宜相互垂直、斜交、或弯曲走线，避免相互平行，以减小寄生耦合；作为电路的输入及输出用的印制导线应尽量避免相邻平行，以免发生回授，在这些导线之...
-
TOP 顶层 PCB设计走线和放元器件
BOTTOM 底层 PCB设计走线和放元器件
LAYER- 3至LAYER-120 普通层 可以PCB设计走线，但不可放元器件。不需要那...
-
原因说明： PCB的封装没有加载进去
解决办法：
1. 我首先先自己画好了封装，放在我的文件夹里面
2.进入这里
&n...
-
Package Geomerty 封装的几何尺寸 Assembly 装配层 表示元器件的实体大小，贴片机焊接时候才用得到
Pastemask 钢网层 是正显层 有表示有 无表...
-
PCB走线时与元器件相连的线为什么是绿色的？而且下面的细线还不消失！
-
由于电感不好固定，我准备画一个长24cm宽1cm的PCB板，但是ad黑底限制为15cm，怎样修改这个限制，在线等
-
原理图原理图生成PCB时老出错，改了好久改不对，求大神指点，
-
Cadence Allegro PCB 铺铜(覆铜)Shape呈格点状填充而不是完整全铜显示问题–Allegro技巧
Cadence Allegro P...
-
Cadence Allegro SKill 语言出Gerber创建Film层信息的API
Cadence Allegro SKill 能够极大的扩展Cadence ...
-
当你经过几十个小时的艰苦奋战，终于把板子布完，而当你兴冲冲准备出Gerber文件丢给板厂打样，尽早结束噩梦时，却发现Allegro报错“Dynamic shapes a...
-
Cadence Allegro PCB Shpae 如何设置透明度,使铺铜Shape半透明显示–Allegro技巧
如何使得Cadence Allegr...
-
Cadence Allegro 如何关闭铺铜(覆铜)shape的显示和设置shape显示模式–allegro小技巧
Cadence Allegro 画完...
-
Cadence Allegro PCB Editor 如何导出封装库 复用现有PCB板上的封装库 将偷懒进行到底
Cadence Allegro PCB Edito...
-
1 、电源、地线的处理
既使在整个PCB板中的布线完成得都很好，但由于电源、 地线的考虑不周到而引起的干扰，会使产品的性能下降，有时甚至影响到产品的成功率。所以对电、...
-
高速PCB设计布线系统的传输速率在稳步加快的同时也带来了某种防干扰的脆弱性，这是因为传输信息的频率越高，信号的敏...
-
当PCB设计通过了最后一轮审核，也得到了所有需要的人的批准，你可能觉得终于大功告成了。但事实上，事情还没没有结束，一个优秀的设计到成为一个产品之前还有最后一步，即使你已经准备好了所...
-
很多人都觉得PCblayout的工作是很枯燥无聊的，每天对着板子成千上万条走线，...
畅学电子
