-
覆铜，就是将PCB上闲置的空间作为基准面，然后用固体铜填充，这些铜区又称为灌铜。敷铜的意义在于，减小地线阻抗，提高抗干扰能力;降低压降，提...
-
PCB设计中的电磁波
电磁波（又称电磁辐射）是由同相振荡且互相垂直的电场与磁场在空间中以波的形式移动，其传播方向垂直于电场与磁场构成的平面，有效的传递能量和动量。电磁辐射可以按照...
-
-
Orcade原理图导入到allegro PCB后，画好边框就可以通过quickplace 将元件放到边框的四周了。这个比较easy，但是place的元件比较杂乱无章，后面PCB布局...
-
元件的间距不够，导致元件之间边缘有重叠的部分。所以会变绿 如果你自己觉得在摆放元件是，元件之间的间距足够的话， 可以在电气规则里将元件之间的间距值修改小一些就OK了。
-
主要原因是菲林线路有划伤或涂覆网版上有垃圾堵塞，涂覆的抗镀层固定位露铜导致PCB短路。改善方法：1、菲林底片不得有沙眼、划伤等问题，放置时药膜面要朝上，...
-
在PCB助焊剂过波峰焊时，有客人发现PCB助焊剂会着火，特别是在夏季气温较高、风干物燥时，这种情况发生率相对较高。PCB助焊剂着火不仅带来了一定的经济损失，同时也易导致火灾引起对工...
-
问题1：什么是零件封装，它和零件有什么区别？答：
(1)零件封装是指实际零件焊接到电路板时所指示的外观和焊点位置。
...
-
1.两面板布线时，两面的导线宜相互垂直、斜交、或弯曲走线，避免相互平行，以减小寄生耦合；作为电路的输入及输出用的印制导线应尽量避免相邻平行，以免发生回授，在这些导线之...
-
TOP 顶层 PCB设计走线和放元器件
BOTTOM 底层 PCB设计走线和放元器件
LAYER- 3至LAYER-120 普通层 可以PCB设计走线，但不可放元器件。不需要那...
-
原因说明： PCB的封装没有加载进去
解决办法：
1. 我首先先自己画好了封装，放在我的文件夹里面
2.进入这里
&n...
-
Package Geomerty 封装的几何尺寸 Assembly 装配层 表示元器件的实体大小，贴片机焊接时候才用得到
Pastemask 钢网层 是正显层 有表示有 无表...
-
PCB走线时与元器件相连的线为什么是绿色的？而且下面的细线还不消失！
-
由于电感不好固定，我准备画一个长24cm宽1cm的PCB板，但是ad黑底限制为15cm，怎样修改这个限制，在线等
-
原理图原理图生成PCB时老出错，改了好久改不对，求大神指点，
-
Cadence Allegro PCB 铺铜(覆铜)Shape呈格点状填充而不是完整全铜显示问题–Allegro技巧
Cadence Allegro P...
-
Cadence Allegro SKill 语言出Gerber创建Film层信息的API
Cadence Allegro SKill 能够极大的扩展Cadence ...
-
当你经过几十个小时的艰苦奋战，终于把板子布完，而当你兴冲冲准备出Gerber文件丢给板厂打样，尽早结束噩梦时，却发现Allegro报错“Dynamic shapes a...
-
Cadence Allegro PCB Shpae 如何设置透明度,使铺铜Shape半透明显示–Allegro技巧
如何使得Cadence Allegr...
-
Cadence Allegro 如何关闭铺铜(覆铜)shape的显示和设置shape显示模式–allegro小技巧
Cadence Allegro 画完...
畅学电子
