搜索: PL - 畅学电子网

[ 话题 ] FPGA常犯错误集锦

1) QuartusII对代码进行时序仿真时出现Error: Can't continue timing simulation because delay annotation i...

来自 FPGA|by 银火虫 |发表时间 2016-06-23 |0个回复

[ 话题 ] 求教关于FPGA进行采样时，时钟与数据不同步的问题

上图是我的系统结构，FPGA使用AD产生的120M差分时钟作为时钟，通过一个DCM生成120M,240M的时钟，使用DCM生成的时钟作为AD采样时钟来采样并行14bit差分数据...

来自 FPGA|by 粽子糖果 |发表时间 2016-08-31 |1个回复

[ 话题 ] 这才是学习FPGA的正确路径

学习FPGA，在不同层次的人明显有不同的答案。先说一句，说不要开发版的都是菜鸟级选手。我把FPGA层次划分为，鸡蛋级别，菜鸟级别，老鸟级别，高手级别四类。题主是鸡蛋级别的吧！啥...

来自 FPGA|by 粽子糖果 |发表时间 2016-09-08 |0个回复

[ 话题 ] FPGA真的能取代CPU和GPU吗？

FPGA这个词可能很多人都有所耳闻，尤其是理工科的同学们大多数应该都自愿或被迫被这个词刷屏过。但要真追究起来FPGA到底是个什么东西。很多非相关专业的人都会陷入一脸迷茫。不过说起开...

来自 FPGA|by 粽子糖果 |发表时间 2016-09-08 |0个回复

[ 话题 ] FPGA设计宝典之提高算法速度的六大绝招

“面积”：指一个设计所消耗的FPGA的逻辑资源数量。FPGA中的逻辑资源,也就是触发器( FF)和查找表(LUT) 。 “速度”：...

来自 FPGA|by 一见钟情 |发表时间 2016-09-09 |0个回复

[ 话题 ] 一文了解FPGA与DSP的区别、特点及用途

FPGA是一种可编程的硅芯片，DSP是数字信号处理，当系统设计人员在项目的架构设计阶段就面临到底采用FPGA还是DSP的重要问题。本文将首先分别介绍FPGA和DSP的特点，然后再从...

来自 FPGA|by 一见钟情 |发表时间 2016-09-09 |0个回复

[ 话题 ] 所见即所得之逻辑单元端口取反结构实例分析

根据前面博文对所见即所得的简单展示，使得我们了解到了ALTERA器件逻辑单元某些输入端口确实包含了这种自动可编程取反的硬件结构。这里我将给出一个具体实例来为大家展示这种特性。 ...

来自 FPGA|by 一见钟情 |发表时间 2016-09-10 |0个回复

[ 话题 ] FPGA设计小Tips：如何正确使用FPGA的时钟资源

相位匹配时钟分频器设计人员可使用相位匹配时钟分频器(PMCD)来生成相位匹配的分频输入时钟信号。这与分频时钟的DCM频率综合相似。PMCD还能生成设计中相位匹配但有延迟的时钟信...

来自 FPGA|by 粽子糖果 |发表时间 2016-09-12 |0个回复

[ 话题 ] 所见即所得之逻辑单元端口取反结构实例分析

根据前面博文对所见即所得的简单展示，使得我们了解到了ALTERA器件逻辑单元某些输入端口确实包含了这种自动可编程取反的硬件结构。这里我将给出一个具体实例来为大家展示这种特性。 ...

来自 FPGA|by 粽子糖果 |发表时间 2016-09-13 |0个回复

[ 话题 ] FPGA平台实现最小开关损耗的SVPWM算法

引言脉冲调制技术（PWM）已被广泛应用于逆变器的设计当中，电压空间矢量调制技术(SVPWM)与SPWM相比，直流电压利用率提高了（15.4%），且利于数字化实现［19］。本文介...

来自 FPGA|by 粽子糖果 |发表时间 2016-09-19 |0个回复

[ 话题 ] 例说FPGA之FPGA与其它主流芯片的比较

FPGA、ASIC和ASSP 抛开FPGA不提，大家一定都很熟悉ASIC与ASSP。所谓ASIC，即专用集成电路（ApPLication Specific Integrated ...

来自 FPGA|by 一见钟情 |发表时间 2016-09-20 |0个回复

[ 话题 ] 在Quartus II中调用Modelsim联合仿真

一．在quartus中新建工程后，点击工具栏里的Tools，在下拉菜单中选取Options，弹出对话框，在对话框里选择EDA Tool Options，然后在右侧的Modelsim...

来自 FPGA|by 粽子糖果 |发表时间 2016-09-21 |0个回复

[ 话题 ] FPGA学习需注意的几个重要问题

1.基础问题 FPGA的基础就是数字电路和HDL语言，想学好FPGA的人，建议床头都有一本数字电路的书，不管是哪个版本的，这个是基础，多了解也有助于形成硬件设计的思想。在语言方...

来自 FPGA|by 粽子糖果 |发表时间 2016-09-22 |0个回复

[ 话题 ] 再说ModelSim难以察觉的问题

为什么，是“再说”，因为前面写的有篇博客叫ModelSim难以察觉的问题废话少说，进入正题：前些天仿真PLL时，发现PLL没有时钟输出，但是示波器一...

来自 FPGA|by 粽子糖果 |发表时间 2016-09-22 |0个回复

[ 话题 ] FPGA学习经验的总结：AXI4协议

一、特点单向通道体系结构：信息流只以单方向传输，简化时钟域间的桥接，减少门数量。当信号经过复杂的片上系统时，减少延时。支持多项数据交换：通过并行执行猝发操作，极大地提高了数...

来自 FPGA|by 粽子糖果 |发表时间 2016-09-26 |0个回复

[ 话题 ] 关于cic滤波器的FPGA实现

一、关于多采样率数字滤波器很明显从字面意思上可以理解，多采样率嘛，就是有多个采样率呗。前面所说的FIR，IIR滤波器都是只有一个采样频率，是固定不变的采样率，然而有些情况下需要...

来自 FPGA|by 粽子糖果 |发表时间 2016-09-27 |0个回复

[ 话题 ] 如何克服FPGA电路板设计挑战

选取一家供应商你面临的第一个问题当然是供应商和器件的选择。通常供应商决策倾向于你以前接触最多的那家——如果你是一位FPGA初学者当然另当别论了。或许这个...

来自 FPGA|by 粽子糖果 |发表时间 2016-09-28 |0个回复

[ 话题 ] quartus ii 时序仿真出现了问题

两个输入管脚分别输入了一个时钟信号，而且两个信号是反相的。输出之后应该是输出端s位高电平，co为低电平才对的，但是输出出现了一些峰刺还是什么的。用功能仿真就没有这个问题。请大家帮忙...

来自 FPGA|by 粽子糖果 |发表时间 2016-09-29 |1个回复

[ 话题 ] 拉普拉斯算子的FPGA实现方法

引言在图像处理系统中常需要对图像进行预处理。由于图像处理的数据量大，对于实时性要求高的系统，采用软件实现通常难以满足实时性的要求。Altera的QuartusⅡ作为一种可编程...

来自 FPGA|by 粽子糖果 |发表时间 2016-10-12 |0个回复

[ 话题 ] 如何为高性能FPGA平台选择最佳存储器

在演算法交易领域的最新进展是导入一些更低延迟的解决方案，其中最佳的方式是使用FPGA搭建的客制硬体。这些FPGA硬体可说是硬编码ASIC的极致性能和CPU的灵活度之间的桥梁，提供大...

来自 FPGA|by 一见钟情 |发表时间 2016-10-17 |0个回复