主要步骤:1.建立工程new->New project Wizard2.输入verilog文件new->verilog hdl file
来自
仿真|by
永不止步步 |发表时间 2017-03-23
|0个回复
1.基础问题
FPGA的基础就是数字电路和HDL语言,想学好FPGA的人,建议床头都有一本数字电路的书,不管是哪个版本的,这个是基础,多了解也有助于形成硬件设计的思想。 在语言方...
来自
FPGA|by
银火虫 |发表时间 2016-06-06
|0个回复
1、状态机的问题,尽量不要写出太大的状态机,宁愿用一些小型的状态机来相互关联。
2、推荐大家使用timequest来做时序约束,好处是,它可能对你的时序约束和你的设计对照做分析,...
来自
FPGA|by
银火虫 |发表时间 2016-06-12
|0个回复
1) QUARTUSII对代码进行时序仿真时出现Error: Can't continue timing simulation because delay annotation i...
来自
FPGA|by
银火虫 |发表时间 2016-06-23
|0个回复
1.基础问题
FPGA的基础就是数字电路和HDL语言,想学好FPGA的人,建议床头都有一本数字电路的书,不管是哪个版本的,这个是基础,多了解也有助于形成硬件设计的思想。 在语言方...
如何学好FPGA呢,很多人很困惑,多数停留在基础位置徘徊,我就这方面问题给大家谈几点自己的看法。
1.基础问题
我们所说的FPGA配置电路,一方面要完成从PC上把bit文件下载到FPGA或存储器的任务,另一方面则要完成FPGA上电启动时加载配置数据的任务。在开始设计FPGA的配置电路之前,我...
FPGA在目前应用领域非常,在目前的单板设计里面,几乎都可以看到它的身影。从简单的逻辑组合,到高端的图像、通信协议处理,从单片...
安装QUARTUSII6.0软件
PC机系统配置要求:
1. CPU在奔腾II400MH以上,内存在512M以上;
2. 大于1GB的安装空间;
3. Win2000或Wi...