DXP在铺地时为何显示与所有网络线相连?
布板中如果铺地显示与所有网络线相连,
其原因是
1检查原理图 有时将地网络设置错误
TOP 顶层 PCB设计走线和放元器件
BOTTOM 底层 PCB设计走线和放元器件
LAYER- 3至LAYER-120 普通层 可以PCB设计走线,但不可放元器件。不需要那...
Cadence Allegro SKill 语言出Gerber创建Film层信息的API
Cadence Allegro SKill 能够极大的扩展Cadence ...
当你经过几十个小时的艰苦奋战,终于把板子布完,而当你兴冲冲准备出Gerber文件丢给板厂打样,尽早结束噩梦时,却发现Allegro报错“Dynamic shapes a...
Cadence Allegro PCB Shpae 如何设置透明度,使铺铜Shape半透明显示–Allegro技巧
如何使得Cadence Allegr...
Cadence Allegro 如何关闭铺铜(覆铜)shape的显示和设置shape显示模式–allegro小技巧
Cadence Allegro 画完...
Cadence Allegro 网表成功导入,准备布局布线,把器件的飞线打开,预估一下器件间的网络连接关系,却发现很凌乱有木有,电源、地网络鼠线显示的一堆,非常碍眼。
其实电...
在PCB设计中,布线是完成产品设计的重要步骤,PCB走线的好坏直接影响整个系统的性能,布线在高速PCB设计中是至关重要的。布线的设计过程限定高,技巧细、...
缩短PCB设计周期已成为一个常规问题。设计师也面临着<...
1、如何选择 PCB 板材?
选择 PCB 板材必须在满足设计需求和可量产性及成本中间取得平衡点。设计需求包含电气和机构这两部分。通常在设计非常高速的 PCB...
尽管现在的EDA工具很强大,但随着PCB尺寸要求越来越小,器件密度越来越高,PCB设计的难度并不小。如何实现PCB高的布通率以及缩短设计时间呢?本文介...
pcb覆铜技巧之大面积敷铜、网格铜哪一种好?
1、经常也有人问到,大面积覆铜好还是网格覆铜好,不好一概而论。为什么呢?大面积敷铜,具备了加大电流和...
关于出现 Protel 99 SE 'Format '%x' invalid or incompatible with argument' 的分析。
之前在笔记本上从来没出现过这...
对干扰措施的硬件处理方法1.印刷线路板(PCB)的电磁兼容性设计PCB 是单片机系统中电路元件和器件的支撑件,它提供电路元件和器件之间的电...
对干扰措施的软件处理方法电 磁干扰源所产生的干扰信号在一些特定的情况下(比如在一些电磁环境比较恶劣的情况下)是无法完全消除的,终极将会进进CPU处理的的核心单元,这样...
节约成本
现象一:这些拉高/拉低的电阻用多大的阻值关系不大,就选个整数5K吧。点评:市场上不存在5K的阻值,最接近的是 4.99K(精度1%),其次是5.1K(精度...
许多软硬结合板已经用一般软板材料进行堆叠,包含压克力结合片、涂装黏着剂等。这些软板时常是以聚醯亚胺为基材,但是其它介电质如:FEP铁氟龙、ARamid ...