-
系统win7 64位,IAR For ARM 6301,在打开一个原有工程后,报如下错误:
Fatal Error[Cp001]: Copy pro...
-
办法一:变量值应分好隔开,比如:C:\Actel\license\License.dat;C:\modelTECh_10.0c\LICENSE.TXT(已验证)...
-
Protel
PROTEL是Altium公司在80年代末推出的EDA软件,在电子行业的CAD软件中,它当之无愧地排在众多EDA软件的前面,是电子设计者的首选软件,它较早就在国内开...
-
如何使用Libero IDE编写Verilog模块,并验证语法错误,最后综合,然后查看综合后的电路?
1.打开Libero集成开发环境,建立新工程,具体不说了。
2...
-
试着用回溯法解,推理题,八皇后问题,解数独因为是一类问题就都写一个类里了
#include stdio.hclass TuiLi //推理类{&nbs...
-
SEED-XDS510仿真器报错:this error was generated by TI's USCIF driver解决办法汇总
使用的合众达510仿真器,安装完仿真器驱...
来自
仿真|by
永不止步步 |发表时间 2017-03-17
|0个回复
-
在CCS3.3环境下用SEED-XDS560PLUS仿真器连接oMAPL138时报的错误如下:
Error connecting to the target:
Error 0x...
来自
仿真|by
永不止步步 |发表时间 2017-03-17
|0个回复
-
在这个互联的世界,我们正见证越来越多能够理解语音指示的电子设备。智能手机、平板电脑和笔记本包含的诸如Siri或Cortana等...
-
汉王笔试 下面是一些基本的数字电路知识问题,请简要回答之。a) 什么是Setup 和Holdup时间?
Setup/hold time是测试芯片对输入信号和时钟信号之间的时间要求...
-
1、请列举您知道的电阻、电容、电感品牌(最好包括国内、国外品牌)。
电阻:
美国:AVX、VISHAY 威世
日本:KOA 兴亚、Kyocera 京瓷、muRata 村田、P...
-
1、面向对象的特征有哪些方面
1.抽象:抽象就是忽略一个主题中与当前目标无关的那些方面,以便更充分地注意与当前目标有关的方面。抽象并不打...
-
.1、如何处理实际布线中的一些理论冲突的问题
问:在实际布线中,很多理论是相互冲突的;例如: 1。处理多个模/数地的接法:理论上是应该相互隔离的,但在实际的小型化、高密度布线中,...
-
刚做完几个项目,来做点记录。跟大伙交流交流。本人没怎么做过电源。这个项目是头一个。一直做模拟信号高速信号的我,对待电源的认识很浅,望大家多...
-
1. FPGA概述
FPGA是英文Field Programmable Gate Array的缩写,即现场可编程门阵列,它是在PAL、GAL、EPLD等可编程器件的基础上进一步发...
来自
FPGA|by
银火虫 |发表时间 2016-05-28
|0个回复
-
本文是根据FPGA技术牛人历年来的经验所总结出来的关于FPGA开发基本流程及注意事项基本介绍,希望给初学者丁点帮助。众所周知,FPGA是可...
来自
FPGA|by
银火虫 |发表时间 2016-06-08
|0个回复
-
摘要:本文介绍了一种基于FPGA的多数值分频器的设计,该分频器可以实现占空比及分频系数可调,其分频数值可以是整数、小数和分数。文章给出了使用Altera公司的Cyelon eII系...
来自
FPGA|by
银火虫 |发表时间 2016-06-08
|0个回复
-
1) QuartusII对代码进行时序仿真时出现Error: Can't continue timing simulation because delay annotation i...
来自
FPGA|by
银火虫 |发表时间 2016-06-23
|0个回复
-
从大学时代第一次接触FPGA至今已有10多年的时间,至今记得当初第一次在EDA实验平台上完成数字秒表、抢答器、密码锁等实验时那个兴奋劲。当时由于没有接触到HDL硬件描述语言,设计都...
-
我们先谈一下FPGA基本知识:
1、硬件设计基本原则
FPGA(Field-Programmable Gate Array),即现场可编程门阵列,它是在PAL、GAL、CPLD...
-
不带使能端的3线8线译码器:
1、用CASE语句
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY ...