-
PCB上的任何一条走线在通过高频信号的情况下都会对该信号造成时延时,蛇形走线的主要作用是补偿&ldqUo;同一组相关&rdqUo;信号线中...
-
覆铜,就是将PCB上闲置的空间作为基准面,然后用固体铜填充,这些铜区又称为灌铜。敷铜的意义在于,减小地线阻抗,提高抗干扰能力;降低压降,提...
-
altiUm designer另存为protel99se格式时候,覆铜消失了怎么解决?
因为Protel99不支持实心覆铜,而AD支持,如果需要转换,那么你需要在AD里覆铜时选择...
-
PADS9.3 画图。最后铺铜。鼠标右键 select shapes ,选中copper poUr ,右键 flo...
-
-
Orcade原理图导入到allegro PCB后,画好边框就可以通过qUickplace 将元件放到边框的四周了。这个比较easy,但是place的元件比较杂乱无章,后面PCB布局...
-
在PCB助焊剂过波峰焊时,有客人发现PCB助焊剂会着火,特别是在夏季气温较高、风干物燥时,这种情况发生率相对较高。PCB助焊剂着火不仅带来了一定的经济损失,同时也易导致火灾引起对工...
-
DXP在铺地时为何显示与所有网络线相连?
布板中如果铺地显示与所有网络线相连,
其原因是
1检查原理图 有时将地网络设置错误
-
1.两面板布线时,两面的导线宜相互垂直、斜交、或弯曲走线,避免相互平行,以减小寄生耦合;作为电路的输入及输出用的印制导线应尽量避免相邻平行,以免发生回授,在这些导线之...
-
原因说明: PCB的封装没有加载进去
解决办法:
1. 我首先先自己画好了封装,放在我的文件夹里面
2.进入这里
&n...
-
Package Geomerty 封装的几何尺寸 Assembly 装配层 表示元器件的实体大小,贴片机焊接时候才用得到
Pastemask 钢网层 是正显层 有表示有 无表...
-
PCB走线时与元器件相连的线为什么是绿色的?而且下面的细线还不消失!
-
-
原理图原理图生成PCB时老出错,改了好久改不对,求大神指点,
-
Cadence Allegro 的设置参数选项那可是叫巨多,也分得很细,有些经常设置的参数也要一层层的打开对应的选项目录,比较繁琐,或者有时会忘记对应的设置参数在哪个子目录下。好在...
-
Cadence Allegro PCB 铺铜(覆铜)Shape呈格点状填充而不是完整全铜显示问题–Allegro技巧
Cadence Allegro P...
-
Cadence Allegro SKill 语言出Gerber创建Film层信息的API
Cadence Allegro SKill 能够极大的扩展Cadence ...
-
当你经过几十个小时的艰苦奋战,终于把板子布完,而当你兴冲冲准备出Gerber文件丢给板厂打样,尽早结束噩梦时,却发现Allegro报错&ldqUo;Dynamic shapes a...
-
Cadence Allegro PCB Shpae 如何设置透明度,使铺铜Shape半透明显示–Allegro技巧
如何使得Cadence Allegr...
-
Cadence Allegro 如何关闭铺铜(覆铜)shape的显示和设置shape显示模式–allegro小技巧
Cadence Allegro 画完...