Verilog 與 C 語言的運算子大同小異，例如：C = A + B ; A = A + 1;
但是在加法中
Verilog
1.硬件设计基本原则
1)速度与面积平衡和互换原则：一个设计如果时序余量较大，所能跑的频率远高于设计要求，能可以通过模块复用来减少整个设计消耗的芯片面积，这就是用速度优势换面...
CPLD按英语说是复杂可编程逻辑器件，对于一个硬件工程师来说，能应用cpld技术是一个十分强大的能力。它的应用可在根本上解决许...
Protel
PROTEL是Altium公司在80年代末推出的EDA软件，在电子行业的CAD软件中，它当之无愧地排在众多EDA软件的前面，是电子设计者的首选软件，它较早就在国内开...
如何使用Libero IDE编写Verilog模块，并验证语法错误，最后综合，然后查看综合后的电路？
1.打开Libero集成开发环境，建立新工程，具体不说了。
2...
在做PCIE ip core仿真时，安装的modelsim se 10.0a在编译xilinx的unisims 一直提示can't determine language ...
来自
仿真|by
永不止步步 |发表时间 2016-11-10
|0个回复
今天直接用modelsim建立工程仿真某个Verilog文件，比较特殊的地方是，dcfifo属于原语调用的方式，如下图
当用quartus调用modelsim...
来自
仿真|by
永不止步步 |发表时间 2017-02-18
|0个回复
主要步骤：1.建立工程new->New project Wizard2.输入
Verilog文件new->
Verilog hdl file
来自
仿真|by
永不止步步 |发表时间 2017-03-23
|0个回复
汉王笔试 下面是一些基本的数字电路知识问题，请简要回答之。a) 什么是Setup 和Holdup时间？
Setup/hold time是测试芯片对输入信号和时钟信号之间的时间要求...
1. FPGA概述
FPGA是英文Field Programmable Gate Array的缩写，即现场可编程门阵列，它是在PAL、GAL、EPLD等可编程器件的基础上进一步发...
来自
FPGA|by
银火虫 |发表时间 2016-05-28
|0个回复
这里我谈谈我的一些经验和大家分享，希望能对IC设计的新手有一定的帮助，能使得他们能少走一些弯路，欢迎讨论!
我相信“如果有梦想，就会实现!"
在IC工业中有许多不同...
来自
FPGA|by
银火虫 |发表时间 2016-06-03
|0个回复
1.基础问题
FPGA的基础就是数字电路和HDL语言，想学好FPGA的人，建议床头都有一本数字电路的书，不管是哪个版本的，这个是基础，多了解也有助于形成硬件设计的思想。 在语言方...
来自
FPGA|by
银火虫 |发表时间 2016-06-06
|0个回复
畅学电子
