verilog中task的用法

task在综合的时候不能带有时序控制,它里面的变量都是局部变量,如果想用task持续的改变一个变量,需要在他的外部定义一个全局变量。

例如:

task taskA(input a,output b);

b=1;#100;

b=a;#100;

b=0;#100;

endtask

一旦调用这个task,返回的值将是0。

在外部定义全局变量

reg b;

task taskA(input a);

b=1;#100;

b=a;#100;

b=0;#100;

endtask

如果这样做就不一样:b前100个延时是1,中间100个延时是a的值,后面之后是0.

永不止步步 发表于10-28 11:31 浏览65535次
分享到:

已有0条评论

暂时还没有回复哟,快来抢沙发吧

添加一条新评论

只有登录用户才能评论,请先登录注册哦!

话题作者

永不止步步
金币:67417个|学分:382791个
立即注册
畅学电子网,带你进入电子开发学习世界
专业电子工程技术学习交流社区,加入畅学一起充电加油吧!

x

畅学电子网订阅号